【正文】 A的出現(xiàn)，在這些FPGA中一般都內(nèi)嵌有可配置的高速RAM、PLL以及硬件乘法器等DSP專用IP模塊，而且在原有邏輯宏單元的基礎(chǔ)上嵌入了許多面向DSP的專用模塊，結(jié)合這些硬件資源使DSP開發(fā)者能十分容易地在一片F(xiàn)PGA上實現(xiàn)整個DSP系統(tǒng)，使得之前主要由DSP完成數(shù)字圖像處理算法，對數(shù)字圖像進(jìn)行算法級處理的系統(tǒng)，完全可以在一片F(xiàn)PGA 上來實現(xiàn)，大大縮減了外部硬件電路。本系統(tǒng)能夠?qū)崟r采集數(shù)據(jù)，其圖像的質(zhì)量可以通過對數(shù)字圖像傳感器進(jìn)行配置初始化，以得到最佳圖像。在70年代和80年代，CCD在可見光成像方面取得了主角的地位。在通常情況下，圖像傳感器芯片的性能就決定了攝像機的性能。圖21 CMOS圖像傳感器基本組成原理像素感光陣列是由光電二極管和MOS場效應(yīng)管陣列構(gòu)成的集成電路。因此也必須采用非線性的處理方法和自動調(diào)整曝光時間與自動增益等處理方法。也是CCD傳感器所無法辦到的。OV7670 CAMERACHIPTM圖像傳感器，體積小、工作電壓低，提供單片VGA攝像頭和影像處理器的所有功能。SCCB的數(shù)據(jù)傳輸由微處理器控制，微處理器能夠發(fā)出數(shù)據(jù)傳輸啟動信號、時鐘信號以及傳送結(jié)束時的停止信號。所有圖像處理功能過程包括伽瑪曲線、白平衡、飽和度、色度等都可以通過SCCB接口編程。（6）測試圖案發(fā)生器測試圖案發(fā)生器有如下功能：① 八色彩色條圖案② 漸變至黑白彩色條圖案③ 輸出腳移位“1”（7）數(shù)字信號處理器該模塊控制由原始信號插值到RGB 信號的過程，并控制一些圖像質(zhì)量：① 邊緣銳化（二維高通濾波器）② 顏色空間轉(zhuǎn)換（ 原始信號到RGB 或者YUV/YCbYCr)③ RGB色彩矩陣以消除串?dāng)_④ 色相和飽和度的控制⑤ 黑/白點補償⑥ 降噪⑦ 鏡頭補償⑧ 可編程的伽瑪⑨ 十位到八位數(shù)據(jù)轉(zhuǎn)換（8） 圖像縮放 這個模塊按照預(yù)先設(shè)置的要求輸出數(shù)據(jù)格式，能將YUV/RGB信號從VGA縮小到CIF以下的任何尺寸。3 系統(tǒng)設(shè)計及硬件實現(xiàn) 系統(tǒng)結(jié)構(gòu)及工作流程在前言中已經(jīng)提到，本系統(tǒng)的主要是基于FPGA架構(gòu)的，由FPGA作為核心控制及處理單元，其余外部設(shè)備與芯片包括SRAM存儲器、SDRAM存儲器、EPCS4配置芯片、TFT液晶顯示屏等。Cyclone II系列器件簡介如表3l所示。(2) 豐富的內(nèi)嵌存儲器資源，適應(yīng)大量圖像數(shù)據(jù)存取的需要。出于成本及系統(tǒng)實現(xiàn)功能的考慮，本系統(tǒng)的FPGA目前暫時選用EP2C8Q208C8。要支持的這種主動方式，Altera FPGA只能夠與Altem公司提供的主動串行芯片(EPCS系列)配合使用，Altem稱這種配置方式為主動串行AS(Active Serial)模式。被動方式可以具體細(xì)分為以下多種模式，包括被動串行PS(Passive Serial)、快速被動并行FPP(Fast Passive Parallel)、被動并行同步PPS(Passive Paraltel Synchronous)、被動并行異步PPA(Passive Parallel Asynchronous)，以及被動串行異步PSA(Passive SerialAsynchronous)。絕大多數(shù)的Altera FPGA都支持由JTAG口進(jìn)行配置，并支持JAM STAPL標(biāo)準(zhǔn)，JTAG配置方式比其他任何一種配置方式的優(yōu)先級都高。電路原理圖如圖32所示。它將處理器、存儲器、I/O口、LVDS和CDR等系統(tǒng)設(shè)計需要的功能模塊集成到一個可編程器件上，構(gòu)成一個可編程片上系統(tǒng)。電路原理圖如圖34所示。這幾個與FPGA之間都只是簡單的接線連接，在這里就不再詳細(xì)敘述。系統(tǒng)框圖如下圖41所示：圖41 FPGA內(nèi)部功能模塊連接圖系統(tǒng)啟動后，MCU先完成對TFT液晶的初始化設(shè)置，然后OV7670初始化模塊完成對OV7670內(nèi)部各寄存器的配置；完成后產(chǎn)生一個信號，通知MCU單元0V7670已初始化完畢，然后MCU啟動OV7670采集模塊和TFT控制模塊，實現(xiàn)圖像的實時顯示。1987年底，VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。它具有多層次的設(shè)計描述功能，層層細(xì)化，最后可直接生成電路級描述。在硬件電路設(shè)計過程中，主要的設(shè)計文件是用VHDL編寫的源代碼，因為VHDL易讀和結(jié)構(gòu)化，所以易于修改設(shè)計。VHDL支持預(yù)定義的和自定義的數(shù)據(jù)類型，給硬件描述帶來較大的自由度，使設(shè)計人員能夠方便地創(chuàng)建高層次的系統(tǒng)模型。 ⑥易于共享和復(fù)用VHDL采用基于庫（Library）的設(shè)計方法，可以建立各種可再次利用的模塊。SCCB傳輸時序圖已在前方給出過，在這里為敘述方面再列一下。傳輸?shù)臄?shù)據(jù)幀格式如下圖43所示：圖43 OV7670初始化數(shù)據(jù)幀格式按照圖42所示，系統(tǒng)啟動時，SIC_C為高電平，即為1時 ， 把SIO_D為設(shè)置為1，開始傳輸時，SIO_D拉低為0，然后再把SIC_C拉低，表明一幀數(shù)據(jù)開始傳輸， 之后把依次把寄存器的地址和初始化數(shù)據(jù)送到SIO_D總線上，在時鐘SIC_C的驅(qū)動下，寫入到OV7670。兩方案，任選一種。 OV7670QVGA輸出時序，如下圖46所示：圖46 OV7670 QVGA輸出時序其中VSYNC為幀同步信號，HREF為行同步信號，只有按照上圖中嚴(yán)格的時序，即OV7670輸出的時序，我們才能采集到正確的圖像數(shù)據(jù)。開始時，MCU發(fā)出SRAM為空的信號，轉(zhuǎn)換模塊將其轉(zhuǎn)換到對SRAM進(jìn)行圖像數(shù)據(jù)寫入。 MCU單元設(shè)計 SOPC Builder簡介SOPC Builder 是Altera公司推出的一種可加快在PLD內(nèi)實現(xiàn)嵌入式處理器相關(guān)設(shè)計的工具。SOPC Builder可以快速地開發(fā)定制新方案，重建已經(jīng)存在的方案，并為其添加新的功能，提高系統(tǒng)的性能。SOPC Builder提供了一個強大的平臺，用于組建一個在模塊級和組件級定義的系統(tǒng)。所有的Quartus Ⅱ用戶都能夠把一個基于Nios/Nios Ⅱ處理器的系統(tǒng)經(jīng)過生成、仿真和編譯進(jìn)而下載到Altera FPGA中，進(jìn)行實時評估和驗證。它是利用Class PTF和System PTF這兩個文件來配置和生成系統(tǒng)流程的。然后SOPC Builder把收集的參數(shù)值存放在System PTF文件中。簡單的部件生成程序可能每次都會輸出相同的文件，更多的可配置部件則會根據(jù)用戶輸入生成完全不同的結(jié)構(gòu)。圖49 SOPC開發(fā)基本順序本系統(tǒng)利用SOPC Builder設(shè)計一個MCU，用以實現(xiàn)各個功能模塊之間的協(xié)調(diào)工作以及圖像的處理、SD卡的控制功能。大小猶如一張郵票的SD記憶卡，重量只有2克，但卻擁有高記憶容量、快速數(shù)據(jù)傳輸率、極大的移動靈活性以及很好的安全性。 NIOS II集成開發(fā)環(huán)境Nios II集成開發(fā)環(huán)境(IDE)是Nios II系列嵌入式處理器的基本軟件開發(fā)工具。 MCU軟件設(shè)計NIOS II軟核MCU加電啟動后，要完成對TFT液晶屏的初始化、裝載SD卡等系統(tǒng)初始化操作，之后等待OV7670初始化完成信號，OV7670初始化完成后，使能外部的OV770數(shù)據(jù)采集模塊、TFT液晶屏和SRAM寫入模塊。之后進(jìn)行圖像處理，計算誤差后，將該幀圖像存入SD卡，這樣，一個循環(huán)結(jié)束。在現(xiàn)代彩色電視系統(tǒng)中，通常采用三管彩色攝影機或彩色CCD攝影機進(jìn)行取像，然后把取得的彩色圖像信號經(jīng)分色、分別放大校正后得到RGB，再經(jīng)過矩陣變換電路得到亮度信號Y和兩個色差信號R－Y（即U）、B－Y（即V），最后發(fā)送端將亮度和色差三個信號分別進(jìn)行編碼，用同一信道發(fā)送出去。在之后的過程中，每當(dāng)SRAM中存儲完一場圖像后，便由MCU讀取出，經(jīng)過色彩空間轉(zhuǎn)換得到此時的亮度Y，然后計算其與基準(zhǔn)值的誤差。BMP文件的圖像深度可選lbit、4bit、8bit及24bit。在上一部分檢測到運動狀態(tài)時，該場圖像就需要存儲在SD卡。此時該數(shù)組存儲的數(shù)據(jù)即為一副完整的BMP圖片。在完成本系統(tǒng)設(shè)計的過程，本人獲益非淺，積累了許多寶貴的經(jīng)驗。 目前所完成的工作只是構(gòu)造了一個視頻信號采集數(shù)字平臺。USE 。 CLK:IN STD_LOGIC。 OV7670_DATA: IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 LCD_WR: OUT STD_LOGIC。 LCD_DATA16: OUT STD_LOGIC_VECTOR(15 DOWNTO 0)。ARCHITECTURE BEHAV OF CCD_TOP IS SIGNAL REG_LCD_WR:STD_LOGIC。SIGNAL IOV7670_DATA_8BIT:STD_LOGIC_VECTOR(7 DOWNTO 0)。SIGNAL TEMP1,TEMP2:STD_LOGIC。BEGINLCD_WR=REG_LCD_WR。139。139。PROCESS(OV7670_PCLK,RESET)BEGINIF RESET=39。 MCCD_FVAL=39。 X_CONT=00000000000。139。 AND IVSYNC=39。 ELSIF PRE_FVAL=39。 THEN MCCD_FVAL=39。 IF MCCD_FVAL=39。 THEN X_CONT=X_CONT+39。139。 IF TEMP_COUNT=11 THEN Y_CONT=00000000000。 END IF。OV7670 DATA 8BIT TO 16BITPROCESS(OV7670_PCLK,RESET)BEGINIF RESET=39。ELSIF OV7670_PCLK39。039。 WHEN 39。 STATE1=39。 END CASE。039。039。 THEN TEMP1=ILVAL。PROCESS(OV7670_PCLK,RESET)BEGINIF RESET=39。 WRITE_STATE=39。ELSIF OV7670_PCLK39。039。139。 LCD_DATA_VALID=39。 LCD_DATA_VALID=39。139。 ELSE REG_LCD_WR=39。139。039。END PROCESS。ELSIF OV7670_PCLK39。139。139。139。END PROCESS。 alt_u8 RED,BLUE,GREEN。i++) { *BMP++ = *(HEADER + i)。 RED = ((COLOR 8)) amp。 GREEN = ((COLOR 3) amp。 *BMP++ = RED。謝謝！ \