【文章內(nèi)容簡介】 便使用和集成。除此之外，它還有一些其他的優(yōu)點(diǎn)：1）顯示質(zhì)量高由于液晶顯示器每一個點(diǎn)在收到信號后就一直保持那種色彩和亮度，恒定發(fā)光，而不像陰極射線管顯示器（CRT）那樣需要不斷刷新新亮點(diǎn)。因此，液晶顯示器畫質(zhì)高且不會閃爍。2）數(shù)字式接口液晶顯示器都是數(shù)字式的，和FPGA系統(tǒng)的接口更加簡單可靠，操作更加方便。3）體積小、重量輕液晶顯示器通過顯示屏上的電極控制液晶分子狀態(tài)來達(dá)到顯示的目的，在重量上比相同顯示面積的傳統(tǒng)顯示器要輕得多。4）功耗低相對而言，液晶顯示器的功耗主要消耗在其內(nèi)部的電極和驅(qū)動IC上，因而耗電量比其它顯示器要少得多[67]。3 FPGA可編程邏輯器件在本設(shè)計中的主要的重點(diǎn)就是FPGA，需要用它來驅(qū)動ADS1115和DAC8571，雖然用它實(shí)現(xiàn)的功能不是很多，用它實(shí)現(xiàn)的功能一個是I2C協(xié)議中的讀信號，另外一個是I2C協(xié)議中的寫信號，但是由于FPGA芯片的可復(fù)制性比較高，它運(yùn)行程序可以并行運(yùn)行，所以如果需要再用多加個模塊的時候，就可以直接加到FPGA芯片之中，這樣就可以增加系統(tǒng)的集成性和可操作性。從而大大簡化了電路板的復(fù)雜程度。下面介紹一下他的結(jié)構(gòu)、特點(diǎn)以及設(shè)計方法。 FPGA簡介在可編程邏輯器件芯片內(nèi)部，按一定的排列方式集成了大量的門和觸發(fā)器等基本邏輯元件。使用者可利用特定的計算機(jī)開發(fā)工具（軟件包和硬件電路、編程電纜）對其進(jìn)行加工，即按設(shè)計要求將這些芯片內(nèi)部的元件連接起來（此過程稱為編程或設(shè)置），使之實(shí)現(xiàn)完成某個數(shù)字邏輯電路或系統(tǒng)的功能，成為一個可在實(shí)際電子系統(tǒng)中使用的專用集成電路（ASIC）隨著集成電路工藝的日臻完善，集成度急劇攀升，功能日益強(qiáng)大?？删幊踢壿嬈骷V闊的應(yīng)用前景備受業(yè)內(nèi)人士的矚目。由于其內(nèi)部結(jié)構(gòu)的不同，目前應(yīng)用較廣泛的有CPLD和FPGA。 目前，很多學(xué)校和公司都開發(fā)了可編程邏輯器件實(shí)驗(yàn)板，這些實(shí)驗(yàn)板上采用了如下幾個公司的產(chǎn)品：Xilinx 公司，主要產(chǎn)品為FPGA和CPLD，目前各學(xué)校和公司制做實(shí)驗(yàn)板的常用芯片為FPGA 4000系列，Spartan XCS05和XC95108系列CPLD。Lattice 公司 該公司已經(jīng)和AMD公司合并，該公司生產(chǎn)GAL和CPLD產(chǎn)品，目前各學(xué)校和各公司制作實(shí)驗(yàn)板的常用芯片為ISP1016和可編程開關(guān)GDS14.。AMD 公司，該公司生產(chǎn)MACH系列產(chǎn)品，常用芯片為MACH4128和MACH211SP15JC。Altera 公司，該公司生產(chǎn)FPGA和EPLD，常用芯片為EPLD7000系列產(chǎn)品7128和FPGA10K系列產(chǎn)品10K10Lattice公司介紹：Lattice是ISP（在線可編程）技術(shù)的發(fā)明者，ISP技術(shù)極大的促進(jìn)了PLD產(chǎn)品的發(fā)展，80年代和90年代初是其黃金時期，但很快被Xilinx，Altera超過。與ALTERA和XILINX相比，其開發(fā)工具比略遜一籌。中小規(guī)模PLD比較有特色，種類齊全。99年收購Vantis（原AMD子公司）,2001年收購Lucent微電子的FPGA部門，是世界第三大可編程邏輯器件供應(yīng)商。目前Lattice公司在上海設(shè)有研發(fā)部門[8]。 FPGA基本內(nèi)部構(gòu)造及功能分析FPGA是可編程邏輯器件，屬于特殊ASIC芯片的一類，是在PAL、 GAL等可編程邏輯器件基礎(chǔ)上發(fā)展起來的。同以往的PAL、GAL等相比較:FPGA的規(guī)模比較大，適合于時序、組合邏輯等電路應(yīng)用場合，可以替代幾十塊甚至上百塊通用分立IC芯片，盡管FPGA以及其它類型的PLD器件的結(jié)構(gòu)各有其特點(diǎn)和處，但是概括起來它都是由三大部分組成的: 1）一個二維的邏輯塊陣列，構(gòu)成CPLD器件的邏輯組成核心。2）輸入/輸出模塊。3）連接邏輯塊的互聯(lián)資源，連線資源由各種長度的線段組成，也包括用于連接邏輯塊之間，邏輯塊與輸入輸出部分的可編程連接開關(guān)。圖 31 FPGA內(nèi)部結(jié)構(gòu)圖同樣，還有一個時鐘電路用于驅(qū)動時鐘信號到每一個邏輯模塊中的每一個觸發(fā)器。另外，還可能有額外的邏輯資源，像ALU、存儲器和譯碼器[9]。 可編程邏輯塊陣列可配置邏輯模塊（CLB）包含了FPGA的可編程邏輯。典型的CLB，它包含了用于任意組合邏輯函數(shù)的RAM；還包含了用于鐘控存儲單元的觸發(fā)器和多路選擇器，這樣就便于在模塊中為邏輯電路布線以及模塊內(nèi)部的邏輯電路與外部資源之間的布線連接。這些多路選擇器還允許極性的選擇、復(fù)位輸入和清除輸入選擇。注意，邏輯輸出不需要通過觸發(fā)器。設(shè)計者可以利用一個CLB產(chǎn)生簡單的組合邏輯。正因?yàn)槿绱?，多個CLB能夠，而且經(jīng)常被連接在一起，以實(shí)現(xiàn)復(fù)雜的布爾邏輯。FPGA的這種優(yōu)于CPLD的優(yōu)點(diǎn)，意味著設(shè)計者能夠用幾個CLB串聯(lián)在一起來實(shí)現(xiàn)非常復(fù)雜的邏輯。不幸的是，在一個FPGA中傳遞時是全部延時的總量。因此這個優(yōu)點(diǎn)也導(dǎo)致了所做的設(shè)計在速度方面的全面下降[10]。 可編程輸入/輸出塊可配置I/O模塊適用于將信號傳送到芯片上，然后再將信號傳出芯片。輸出緩沖器B1有可編程的控制器，它們可以是緩沖器成為三態(tài)或集電極開路狀態(tài)，并且可控制緩沖器的輸出擺率。這些控制端允許FPGA輸出到大多數(shù)標(biāo)準(zhǔn)的TTL或CMOS器件。輸入緩沖器B2能夠被編程為不同的輸出閾值電壓。典型的閾值電壓為TTL或CMOS電平，以便于和TTL或CMOS器件相接口。在每一個引腳上的輸入和輸出緩沖器的組合以 及它們的可編程性，意味著每一個I/O模塊都可以被用于一個輸入信號、一個輸出信號或者一個雙向信號。 互連資源FPGA的互連電路與CPLD的完全不同，但它卻非常類似于一個門陣列ASIC的互連電路。圖9示出了互連資源的可配置邏輯模塊（CLB）結(jié)構(gòu)。每一個CLB都被連接到與它緊挨著的其他CLB上，如圖中左上角所示CLB。這些連線有時被稱作短線（注意，為簡單起見，圖中只畫出了左上角CLB的連線，實(shí)際上，所有四個CLB都有連線分別與最靠近它們的其他CLB相連。這些連線使得那些因過于復(fù)雜而無法裝入某個單一CLB的邏輯能夠被分開裝入多個CLB）。圖32 互連資源其他的路徑資源由經(jīng)緯連線所組成。這些連線在到達(dá)開關(guān)矩陣之前經(jīng)過許多CLB。這些開關(guān)矩陣允許信號從一個開關(guān)矩陣傳遞到另一個開關(guān)矩陣，再傳遞到下一個開關(guān)矩陣，最后連接到CLB。這些CLB可能彼此相互關(guān)聯(lián)，但又互相原理。這種傳遞新好方法的缺點(diǎn)是每一條通過某個開關(guān)矩陣的路徑都會導(dǎo)致一個顯著的延時。經(jīng)常的情況是，為了通過芯片傳遞信號，路徑的延時變得比邏輯門的延時還要大[11]。第三種類型的路徑資源是長線，設(shè)計者可以用它去連接某些條件苛刻的CLB，即這些CLB在芯片上的物理位置彼此相連“甚遠(yuǎn)”，而它們之間的連接又不會產(chǎn)生太大的延時。這些長線通常是從一個CLB模塊的末端一直通向另一個CLB模塊，而中間并不與某個開關(guān)矩陣相連。對于條件苛刻的路徑邏輯，長線確保不會產(chǎn)生顯著的延時。長線還可以在芯片當(dāng)中被用作總線。 時鐘電路特殊的I/O模塊被分布在芯片的周圍。它具有特殊的高驅(qū)動能力的時鐘緩沖器——時鐘驅(qū)動器。這些緩沖器被連接到芯片的時鐘輸入引腳，它們驅(qū)動時鐘信號到全局時鐘線上。這些全局時鐘線以一種被稱之為時鐘樹的結(jié)構(gòu)形式遍布整個器件。這些時鐘顯示為了較小的時鐘上升時間和快速的時鐘傳播時間而設(shè)計的，正如以后要討論的那樣，用FPGA設(shè)計電路必須是同步的，因?yàn)槔肍PGA的路徑資源不能保證信號的軍隊上升時間和延遲時間。只有當(dāng)使用從時鐘緩沖器而來的時鐘信號時，相關(guān)的延遲和上升時間才能使微小的和可預(yù)測的。 FPGA中I2C協(xié)議的實(shí)現(xiàn)I2C（Inter－Integrated Circuit）總線是由PHILIPS公司開發(fā)的兩線式串行總線，用于連接微控制器及其外圍設(shè)備。是微電子通信控制領(lǐng)域廣泛采用的一種總線標(biāo)準(zhǔn)。它是同步通信的一種特殊形式，具有接口線少，控制方式簡單，器件封裝形式小，通信速率較高等優(yōu)點(diǎn)。標(biāo)準(zhǔn)I2C總線傳輸速率可以到100Kbit/s，通過使用了7位地址碼，就能支持128個設(shè)備。加強(qiáng)型I2C總線用了10位地址碼（能夠支持1024個設(shè)備），快速模式（400Kbit/s）和高速模式（）。I2C是多主控總線，所以任何一個設(shè)備都能像主控器一樣工作，并控制總線?？偩€上每一個設(shè)備都有一個獨(dú)一無二的地址，根據(jù)設(shè)備它們自己的能力，它們可以作為發(fā)射器或接收器工作。多路微控制器能在同一個I2C總線上共存。只要很小的電路附件，I2C總線就能夠支持設(shè)備在不同電平下工作（例如：）， I2C總線的工作情況I2C總線的規(guī)范中規(guī)定了如何在兩個設(shè)備之間傳遞數(shù)據(jù)，采取的方法是總線仲裁、時鐘同步和總線的電氣特征。在一次數(shù)據(jù)傳輸中，一個設(shè)備扮演臨時主控器，開始在它和一個有單一地址設(shè)備（從控器）之間的傳輸。主控器為數(shù)據(jù)傳輸產(chǎn)生時鐘信號。規(guī)范中要求數(shù)據(jù)線（SDA，串行數(shù)據(jù)線）只有在時鐘（SCL，串行時鐘線）處于低平時才能變化。總線的一次典型工作流程如下：1）開始：信號表明傳輸開始。2）地址：主設(shè)備發(fā)送地址信息，包含7位的從設(shè)備地址和1位的指示位（表明讀或者寫，即數(shù)據(jù)流的方向）。3）讀寫：主機(jī)決定此次操作是從主機(jī)讀數(shù)據(jù)到從機(jī)數(shù)據(jù)還是從從機(jī)讀取數(shù)據(jù)到主機(jī)之中。4）應(yīng)答：根據(jù)指示位，數(shù)據(jù)在主設(shè)備和從設(shè)備之間傳輸。數(shù)據(jù)一般以8位傳輸，最重要的位放在前面；具體能傳輸多少量的數(shù)據(jù)并沒有限制。接收器上用一位的ACK（回答信號）表明每一個字節(jié)都收到了。傳輸可以被終止和從新開始。5）停止：信號結(jié)束傳輸。 I2C總線數(shù)據(jù)傳送時序：圖33 i2c總線數(shù)據(jù)傳送時序在數(shù)據(jù)傳輸?shù)臅r候我們應(yīng)該注意幾點(diǎn)問題：1）進(jìn)行數(shù)據(jù)傳送時，在SCL為高電平期間，SDA線上電平必須保持穩(wěn)定，只有SCL為低時，才允許SDA線上電平改變狀態(tài)。并且每個字節(jié)傳送時都是高位在前。2）對于應(yīng)答信號，ACK=0時為有效應(yīng)答位，說明接收器已經(jīng)成功接收到該字節(jié)，若為1則說明接受不成功。3）如果被控器需要延遲下一個數(shù)據(jù)字節(jié)開始傳送的時間，可以通過把SCL電平拉低并保持來強(qiáng)制主控器進(jìn)入等待狀態(tài)。4）主控器完成一次通信后還想繼續(xù)占用總線在進(jìn)行一次通信，而又不釋放總線，就要利用重啟動信號Sr。它既作為前一次數(shù)據(jù)傳輸?shù)慕Y(jié)束，又作為后一次傳輸?shù)拈_始。5）總線沖突時，按“低電平優(yōu)先”的仲裁原則，把總線判給在數(shù)據(jù)線上先發(fā)送低電平的主器件。6）在特殊情況下，若需禁止所有發(fā)生在I2C總線上的通信，可采用封鎖或關(guān)閉總線，具體操作為掛接在總線上的任一器件將SCL鎖定在低電平即可[12]。4 系統(tǒng)中FPGA的設(shè)計及實(shí)現(xiàn)設(shè)計需要FPGA，所以得知道一些關(guān)于FPGA設(shè)計的一些東西，所以在下面講一下關(guān)于FPGA設(shè)計方面的東西。 FPGA的通用設(shè)計過程● 文本編輯：用任何文本編輯器都可以進(jìn)行，也可以用專用的HDL編輯環(huán)境?！?功能仿真：將文件調(diào)入HDL仿真軟件進(jìn)行功能仿真，檢查邏輯功能是否正確?！?邏輯綜合：將源文件調(diào)入邏輯綜合軟件進(jìn)行綜合，即把語言綜合成最簡的布爾表達(dá)式和信號的連接關(guān)系。（edif）的EDA工業(yè)標(biāo)準(zhǔn)文件?！?布局布線：，即把設(shè)計好的邏輯安放到PLD/FPGA內(nèi)?！?時序仿真：需要利用在布局布線中獲得的精確參數(shù)，用仿真軟件驗(yàn)證電路的時序?！?編程下載：確認(rèn)仿真無誤后，將文件下載到芯片中。 FPGA設(shè)計在此次設(shè)計中的軟件部分都是由FPGA完成，本次論文的目的就是為了能夠?qū)崿F(xiàn)FPGA能夠高速運(yùn)轉(zhuǎn)系統(tǒng)實(shí)現(xiàn)光電數(shù)據(jù)采集和處理，為了達(dá)到這個目的我們使用的是I2C協(xié)議，下面來介紹一下軟件設(shè)計的思路：首先對I2C協(xié)議進(jìn)