場(chǎng)效應(yīng)晶體管的補(bǔ)充ii(編輯修改稿)
2025-05-30 08:13 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 4?；ミB電阻與電容 （ 1）互連電容 在 CMOS反相器或與門(mén)中可忽略 , 但在 VLSI芯片或系統(tǒng)中 , 互連電阻與電容將對(duì)性能起重要的作用 . 半導(dǎo)體器件原理 南京大學(xué) 半導(dǎo)體器件原理 南京大學(xué) 當(dāng)金屬線或間距尺寸與絕緣或線厚度大致相等時(shí) ,總電容顯示一較寬的最低值 . 半導(dǎo)體器件原理 南京大學(xué) （ 2）互連的等比例縮小 所有線性尺寸 , 金屬線長(zhǎng)度、寬度、厚度、間距和絕緣層厚度均等比例縮小 . 半導(dǎo)體器件原理 南京大學(xué) （ 3）互連電阻 局域的互連：尺度的縮小不導(dǎo)致 RC的問(wèn)題 （ 4）大尺度互連的 RC延遲（不同的等比例縮小規(guī)則） 半導(dǎo)體器件原理 南京大學(xué) 半導(dǎo)體器件原理 南京大學(xué) CMOS 延遲對(duì)器件參數(shù)的依賴(lài) 開(kāi)關(guān)電阻、輸入電容和輸出電容 1. 延遲傳遞和延遲方程 (1) CMOS反相器鏈的延遲傳遞 半導(dǎo)體器件原理 南京大學(xué) (2) 延遲方程：開(kāi)關(guān)電阻、輸入與輸出電容（有負(fù)載） 三級(jí)輸出： 半導(dǎo)體器件原理 南京大學(xué) (3) CMOS延遲等比例變化：理想情況下將等比例減小。 電阻減小兩倍，而電容基本不變（單位電容增加） 但實(shí)際并非如此，因閾值電壓與關(guān)斷電流的矛盾。 半導(dǎo)體器件原理 南京大學(xué) 2. 延遲對(duì)溝道寬度、長(zhǎng)度和柵氧化層厚度的依賴(lài) （ 1） CMOS延遲對(duì) pMOSFET/nMOSFET寬度比的依賴(lài) 半導(dǎo)體器件原理 南京大學(xué) （ 2）器件寬度效應(yīng)與負(fù)載電容 增大寬度將減小開(kāi)關(guān)電阻，改善延遲。 插入一緩沖區(qū)（寬度 k）或驅(qū)動(dòng)器，以提高驅(qū)動(dòng)能力，減小負(fù)載延遲。 半導(dǎo)體器件原理 南京大學(xué) （ 3）延遲對(duì)溝道長(zhǎng)度的依賴(lài)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1