晶體管規(guī)則陣列設(shè)計(jì)技術(shù)(編輯修改稿)
2025-02-16 07:00 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 110； A、 B或非操作時(shí)， C0~C3為 1000； A、 B異或操作時(shí)， C0~C3為 0110； A信號(hào)倒相操作時(shí)， C0~C3為 1010。 棒狀圖 PLA及其拓展結(jié)構(gòu) 可編程邏輯陣列 PLA也是典型的晶體管規(guī)則陣列結(jié)構(gòu)，它采用兩級(jí) ROM形式構(gòu)造電路，其兩級(jí) ROM陣列分別為 “ 與平面 ” 和 “ 或平面 ” ，這是源于大多數(shù)邏輯表達(dá)式采用 “ 與 或 ” 結(jié)構(gòu)。 它不用譯碼電路而直接將輸入變量的原量和非量送入晶體管陣列。 實(shí)際的 PLA結(jié)構(gòu)中， “ 與平面 ” 并不是由 “ 與門 ” 陣列構(gòu)成，同樣的， “ 或平面 ” 也不是 “ 或門 ”陣列，其兩個(gè) “ 平面 ” 的組合是以 “ 或非 或非 ”或者 “ 與非 與非 ” ，或者其他變形結(jié)構(gòu)的陣列形式出現(xiàn)。 “與非 與非 ” 陣列結(jié)構(gòu) dbdcacbaZ ???????? “或非 或非 ” 陣列結(jié)構(gòu) dbdcacbaZ ???????? 當(dāng)用 “ 或非 或非 ” 結(jié)構(gòu) PLA實(shí)現(xiàn)邏輯時(shí)必須輸入取反、輸出取反。 例 3：用或非 或非結(jié)構(gòu)的 PLA實(shí)現(xiàn)下面的邏輯 解：這個(gè)邏輯函數(shù)就是例 2描述的邏輯 ， 我們?cè)诶?2中采用的是ROM+MUX的結(jié)構(gòu) ， 現(xiàn)在采用 PLA進(jìn)行設(shè)計(jì) 。 首先需將函數(shù)化為標(biāo)準(zhǔn)的與 或表達(dá)式： ? ? ? ? ? ? AKKABABKKBAKKBAKKZ ????????????????? 01010101? ? ? ? ? ?AKKABKKABKKBAKKBKKAKKAKKABABKKBAKKBAKKZ??????????????????????????????????????01010101010101010101AKKABKKABKKBAKKBKKAKKZ ????????????????????? 010101010101 多級(jí)門陣列 (MGA) MGA是在 PLA基礎(chǔ)上變化而成的多級(jí)門結(jié)構(gòu)，雖然它被稱為門陣列，實(shí)際上它是多級(jí) P
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1