【文章內容簡介】 節(jié)中介紹的Quartus II，故在本節(jié)中只對Xilinx公司及其開發(fā)工具 ISE作簡要介紹。如要了解其詳細使用方法，請參照文件：.\EDA實驗教學配套資料\Xilinx使用\ Xilinx公司ISE10[1].。 Xilinx公司介紹Xilinx(賽靈思)是全球領先的可編程邏輯完整解決方案的供應商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設計工具以及作為預定義系統(tǒng)級功能的IP（Intellectual Property）核?？蛻羰褂肵ilinx及其合作伙伴的自動化軟件工具和IP核對器件進行編程，從而完成特定的邏輯操作。Xilinx公司成立于 1984年，Xilinx首創(chuàng)了現(xiàn)場可編程邏輯陣列（FPGA）這一創(chuàng)新性的技術，并于1985年首次推出商業(yè)化產品。目前Xilinx滿足了全世界對 FPGA產品一半以上的需求。 Xilinx公司ISE軟件介紹ISE是使用XILINX的FPGA的必備的設計工具，它可以完成FPGA開發(fā)的全部流程，包括設計輸入、仿真、綜合、布局布線、生成BIT文件、配置以及在線調試等，功能非常強大。ISE除了我們功能完整，使用方便外，它的設計性能也非常好，拿ISE ，其設計性能比其他解決方案平均快30%，它集成的時序收斂流程整合了增強性物理綜合優(yōu)化，提供最佳的時鐘布局、更好的封裝和時序收斂映射，從而獲得更高的設計性能。先進的綜合和實現(xiàn)算法將動態(tài)功耗降低了10%。 ISE的主要功能包括設計輸入、綜合、仿真、實現(xiàn)和下載，涵蓋了可編程邏輯器件開發(fā)的全過程，從功能上講，完成CPLD/FPGA的設計流程無需借助任何第三方EDA軟件。下面簡要說明各功能的作用：①設計輸入圖形或文本輸入包括原理圖、狀態(tài)機、波形圖、硬件描述語言（HDL），是工程設計的第一步，ISE集成的設計工具主要包括HDL編輯器（HDL Editor）、狀態(tài)機編輯器（StateCAD）、原理圖編輯器（ECS）、IP核生成器（CoreGenerator）和測試激勵生成器（HDL Bencher）等。常用的設計輸入方法是硬件描述語言（HDL）和原理圖設計輸入方法。原理圖輸入是一種常用的基本的輸入方法，其是利用元件庫的圖形符號和連接線在ISE軟件的圖形編輯器中作出設計原理圖，ISE中設置了具有各種電路元件的元件庫，包括各種門電路、觸發(fā)器、鎖存器、計數(shù)器、各種中規(guī)模電路、各種功能較強的宏功能塊等用戶只要點擊這些器件就能調入圖形編輯器中。這種方法的優(yōu)點是直觀、便于理解、元件庫資源豐富。但是在大型設計中，這種方法的可維護性差，不利于模塊建設與重用。更主要的缺點是：當所選用芯片升級換代后，所有的原理圖都要作相應的改動。故在ISE軟件中一般不利用此種方法。為了克服原理圖輸入方法的缺點，目前在大型工程設計中，在ISE軟件中常用的設計方法是HDL設計輸入法，其中影響最為廣泛的HDL語言是VHDL和Verilog HDL。它們的共同優(yōu)點是利于由頂向下設計，利于模塊的劃分與復用，可移植性好，通用性強，設計不因芯片的工藝和結構的變化而變化，更利于向ASIC的移植，故在ISE軟件中推薦使用HDL設計輸入法。波形輸入及狀態(tài)機輸入方法是兩種最常用的輔助設計輸入方法，使用波形輸入法時，只要繪制出激勵波形的輸出波形，ISE軟件就能自動地根據(jù)響應關系進行設計；而使用狀態(tài)機輸入時，只需設計者畫出狀態(tài)轉移圖，ISE軟件就能生成相應的HDL代碼或者原理圖，使用十分方便。其中ISE工具包中的StateCAD就能完成狀態(tài)機輸入的功能。但是需要指出的是，后兩種設計方法只能在某些特殊情況下緩解設計者的工作量，并不適合所有的設計。②綜合綜合是將行為和功能層次表達的電子系統(tǒng)轉化為低層次模塊的組合。一般來說，綜合是針對VHDL來說的，即將VHDL描述的模型、算法、行為和功能描述轉換為FPGA/CPLD基本結構相對應的網(wǎng)表文件，即構成對應的映射關系。在Xilinx ISE中，綜合工具主要有Synplicity公司的Synplify/Synplify Pro，Synopsys公司的FPGA Compiler II/ Express， Exemplar Logic公司的 LeonardoSpectrum和Xilinx ISE 中的XST等，它們是指將HDL語言、原理圖等設計輸入翻譯成由與、或、非門，RAM，寄存器等基本邏輯單元組成的邏輯連接（網(wǎng)表），并根據(jù)目標與要求優(yōu)化所形成的邏輯連接，輸出edf和edn等文件，供CPLD/FPGA廠家的布局布線器進行實現(xiàn)。③實現(xiàn)實現(xiàn)是根據(jù)所選的芯片的型號將綜合輸出的邏輯網(wǎng)表適配到具體器件上。Xilinx ISE的實現(xiàn)過程分為：翻譯（Translate）、映射（Map）、布局布線（Place amp。 Route）等3個步驟。ISE集成的實現(xiàn)工具主要有約束編輯器（Constraints Editor）、引腳與區(qū)域約束編輯器（PACE）、時序分析器（Timing Analyzer）、FPGA底層編輯器（FGPA Editor）、芯片觀察窗（Chip Viewer）和布局規(guī)劃器（Floorplanner）等。④驗證（Verification）驗證(Verification)包含綜合后仿真和功能仿真（Simulation）等。功能仿真就是對設計電路的邏輯功能進行模擬測試，看其是否滿足設計要求，通常是通過波形圖直觀地顯示輸入信號與輸出信號之間的關系。綜合后仿真在針對目標器件進行適配之后進行，綜合后仿真接近真實器件的特性進行，能精確給出輸入與輸出之間的信號延時數(shù)據(jù)。ISE可結合第三方軟件進行仿真，常用的工具如Model Tech公司的仿真工具ModelSim和測試激勵生成器HDL Bencher ，Synopsys公司的VCS等。通過仿真能及時發(fā)現(xiàn)設計中的錯誤，加快設計中的錯誤，加快設計進度，提高設計的可靠性。每個仿真步驟如果出現(xiàn)問題，就需要根據(jù)錯誤的定位返回到相應的步驟更改或者重新設計。⑤下載下載（Download）即編程（Program）設計開發(fā)的最后步驟就是將已經(jīng)仿真實現(xiàn)的程序下載到開發(fā)板上，進行在線調試或者說將生成的配置文件寫入芯片中進行測試。在ISE中對應的工具是iMPACT。河南城建學院本科畢業(yè)設計（論文） 部分開放性實驗項目3 部分開放性實驗項目結合電子信息專業(yè)的特點和我校EDA實驗室開放的情況以及實驗設備資源情況，本章設計了9個開放性實驗項目，這些實例可以作為電子設計競賽練習題目，課程設計的選題或本科畢業(yè)設計項目，也可以作為課外科技活動的練習題目。這些實驗題目都有一定的綜合性，除了需要EDA技術和FPGA/CPLD開發(fā)技術外，還必須熟悉嵌入式軟核NIOS II，DSP Builder，電機的驅動和控制方法等。由于篇幅有限，本章列舉了其中四個有代表性的實驗項目，其它實驗項目放到實驗指導書中。 開放性實驗項目表序 號實 驗 項 目實驗類別實驗學時1彩燈控制器設計2天2PWM信號發(fā)生器設計2天3VGA彩條顯示設計3天4乒乓球游戲機設計3天5十字路口交通燈控制電路設計設計4天6DDS信號發(fā)生器設計3天7數(shù)字頻率計設計4天8直流電機PWM控制電路設計4天9NIOS II系統(tǒng)典型應用設計4天①實驗目的1）了解交通燈控制電路的設計原理與設計方法；2）學習狀態(tài)機控制的VHDL設計；3）學習BCD碼減法計算的VHDL設計；4）進一步學習LED和數(shù)碼管的顯示控制設計；5）學習利用FPGA實現(xiàn)一般數(shù)字系統(tǒng)電路實用開發(fā)技術。②實驗儀器及理論要求1）GW48—PK2++EDA 實驗開發(fā)系統(tǒng)、PC 機；2）掌握狀態(tài)機的設計理論及方法。③實驗要求設計一個十字路口交通信號管理控制器。對于每個路口，可實現(xiàn)直行、停止、左轉指示，并顯示當前狀態(tài)剩余時間。1）每個方向由直行紅燈、直行綠燈、停行黃燈、左轉紅燈、左轉綠燈共5個LED指示燈組成；2）每個方向用兩位數(shù)碼管顯示當前狀態(tài)剩余時間；3）系統(tǒng)復位后，進入東西直行，南北禁行狀態(tài)。①實驗原理1） 系統(tǒng)硬件電路結構分析東西南北 交通燈結構組成示意圖FPGA系統(tǒng)電路8位數(shù)碼管顯示電路20個LED指示電路 交通燈系統(tǒng)組成框圖LED指示電路，用紅、黃、綠三種顏色的LED表示禁行、停行、通行；每個方位5個LED，直行紅色LED、直行綠色LED、停行黃色LED、左轉紅色LED、左轉綠色LED ；數(shù)碼管電路顯示當前狀態(tài)剩余時間，每個方位2個數(shù)碼管； 2）FPGA內部電路設計分析 信號燈狀態(tài)分配及輸出情況 （‘1’點亮，‘0’熄滅）狀態(tài)東西方向南北方向功能直行綠紅停行黃燈左轉紅綠數(shù)碼管直行綠紅停行黃燈左轉紅綠數(shù)碼管St01001035秒倒計時0101055秒倒計時東西直行南北禁行St1001103秒倒計時01010東西停行南北禁行St20100115秒倒計時01010東西左轉南北禁行St30101045秒倒計時1001025秒倒計時南北直行東西禁行S401010001103秒倒計時南北停行東西禁行St5010100100115秒倒計時南北左轉東西禁行3）控制電路設計說明系統(tǒng)復位后首先進入St0（東西直行，南北禁行）狀態(tài)，并給兩個方向的倒計時賦初值。在每個狀態(tài)下，給信號燈賦值，并進行倒計數(shù)，根據(jù)倒計數(shù)時間是否結束，確定是否轉到下一個狀態(tài)；倒計數(shù)采用8421BCD碼減法計數(shù)，即：當計數(shù)值在“00011001” 之間，進行減“1”計數(shù)，當計數(shù)值為“0000”，則通過減“7”計數(shù)來調整。②實驗內容1） 端口說明 端口說明方向端口名寬度說明輸入Rst1復位信號，外接按鈕開關，低電平復位clk_1Hz11Hz的計時與狀態(tài)轉換時鐘clk_2Hz12Hz的直行綠燈閃爍頻率信號輸出ew_led[5..0]6東西方向信號燈控制，從高到低，分別控制直行綠燈、直行紅燈、停行黃燈、左轉紅燈、左轉綠燈sn_led[5..0]6南北方向信號燈控制ew_time[7..0]8東西方向倒計時時間，8位BCD碼，作顯示模塊