【正文】 ，用戶可以充分利用成熟的模塊，簡化了設計的復雜性、加快了設計速度。9）所有NIOS CPU其指令集架構兼容；10）處理器性能超過150DMIPS（每秒1億5千萬條整數(shù)運算指令）。詳細對比如下表所示。 修改后如圖7）按照向導，一步步進行。DSP Builder在算法友好的開發(fā)環(huán)境中幫助設計人員生成DSP設計硬件表征，從而縮短了DSP設計周期。 DSP Builder 開發(fā)流程DSP Builder SignalCompiler模塊讀取由DSP Builder和MegaCore模塊構建的Simulink建模文件(.mdl)，生成VHDL文件和工具命令語言(Tcl)腳本，進行綜合、硬件實施和仿真?？蛻羰褂肵ilinx及其合作伙伴的自動化軟件工具和IP核對器件進行編程，從而完成特定的邏輯操作。常用的設計輸入方法是硬件描述語言（HDL）和原理圖設計輸入方法。波形輸入及狀態(tài)機輸入方法是兩種最常用的輔助設計輸入方法，使用波形輸入法時，只要繪制出激勵波形的輸出波形，ISE軟件就能自動地根據(jù)響應關系進行設計；而使用狀態(tài)機輸入時，只需設計者畫出狀態(tài)轉移圖，ISE軟件就能生成相應的HDL代碼或者原理圖，使用十分方便。 Route）等3個步驟。⑤下載下載（Download）即編程（Program）設計開發(fā)的最后步驟就是將已經(jīng)仿真實現(xiàn)的程序下載到開發(fā)板上，進行在線調試或者說將生成的配置文件寫入芯片中進行測試。對于每個路口，可實現(xiàn)直行、停止、左轉指示，并顯示當前狀態(tài)剩余時間。東西方向和南北方向指示燈 硬件測試結果三東西方向禁止通行，南北方向通行，實際狀態(tài)如上圖。 ①實驗目的1）熟悉Quartus Ⅱ軟件的基本使用方法。2）編寫各個VHDL源程序。測量頻率的相對誤差與被測信號頻率的大小無關，僅與閘門時間和標準信號頻率有關，即實現(xiàn)了整個測試頻段的等精度測量。在停止計數(shù)期間，首先需要一個鎖存信號LOAD的上跳沿將計數(shù)器在前1秒鐘的計數(shù)值鎖存進32位鎖存器REG32B中，由外部的7段譯碼器譯出并穩(wěn)定顯示。若已有32位BCD碼存在于此模塊的輸入口，在信號LOAD的上升沿后即被鎖存到寄存器REG32B的內部，并由REG32B的輸出端輸出，然后由實驗板上的7段譯碼器譯成能在數(shù)碼管上顯示的相對應的數(shù)值。 硬件測試結果如下圖所示。①實驗目的1)學習直流電機控制電路的設計原理與實現(xiàn)方法，2)進一步學習PWM波形產(chǎn)生電路的設計3)學習直流電機加速、減速、正轉、反轉、啟動、停止等控制電路的設計 ②實驗儀器及理論要求1）GW48—PK2++EDA 實驗開發(fā)系統(tǒng)、PC 機；2）電機驅動的原理；3）直流電機測速的原理。兩路數(shù)值同時加在數(shù)字比較器上，當脈寬計數(shù)器輸出值小于DECE輸出的規(guī)定值時，比較器輸出高電平。 測頻模塊總代碼6)引腳鎖定選擇模式5。2）學習VGA圖像顯示控制器的設計。行同步信號HS 和場同步信號VS是兩個重要的信號。最后進行引腳鎖定并進行測試，硬件驗證顯示器顯示效果。 DFF模塊最終電路連接圖。2）用ROM模塊存儲圖像，在顯示器上顯示出來。使學生具備利用FPGA芯片設計、開發(fā)、調試電子系統(tǒng)的能力，并能掌握和使用QuartusII 開發(fā)系統(tǒng)進行電子系統(tǒng)的設計、仿真、測試。感謝學長薛玉龍、江柯等同學，謝謝你們在電子學習的道路上對我的指引和幫助，使我少走了很多彎路。（2）排版、整理文檔的能力：本論文需要進行大量的文字整理工作，由于對排版工具的使用不夠熟練，打字速度不夠快，導致在論文格式的編排上花費了許多時間。本設計的主要內容是進行EDA開放性實驗設計，實驗項目比較有趣，涉及的實驗類型寬廣。MD用來選擇輸出彩條方式。 生成原理圖模塊完成后。從0計數(shù)到639 VGA行掃描時序圖同樣每掃描完一幀，再掃描下一幀行時也會花一定時間來準備，因此也要滿足其時序要求。FPGA所需的工作時鐘由外部高精度有源晶振提供。④實驗擴展1）在FPGA中加入脈沖信號“去抖動”電路，對來自紅外光電電路測得的轉速脈沖信號進行數(shù)字濾波，實現(xiàn)直流電機轉速的精確測量。3)LPM_COMPARE定制方法 LPM_COMPARE定制方法一在搜索框中輸入要搜索的器件的名字。停止：在DC_MA端輸入低電平，在DC_MB端也輸入低電平時，則Q6截止， Q7也截止；反轉：在DC_MA端加入低電平，在DC_MB端加入高電平時，則Q6截止，Q7導通，形成VCC→R2→Q2→B→A→Q5→GND回路；利用安裝在電機轉軸上的轉盤和光電開關來測量轉速的，轉盤上帶有四個均勻分布的通光槽，光電開關采用槽型的。 硬件驗證結果三⑤實驗擴展1）在上述實驗的基礎上，增加測相位功能，并在系統(tǒng)上增加一個鍵，控制測相差和顯示。 FREQ的時序仿真結果④硬件邏輯驗證 若使用GW48CK EDA實驗開發(fā)系統(tǒng)進行硬件邏輯驗證。 8位十進制數(shù)字頻率計邏輯圖 測頻控制信號發(fā)生器工作時序其中，控制信號時鐘CLK的頻率取1 Hz，而信號TSTEN的脈寬恰好為1 s，可以用作閘門信號。以下分別敘述頻率計各邏輯模塊的功能與設計方法。數(shù)字頻率計測頻原理示意圖當Td遠遠大于△t時，頻率測量的最大誤差為：δm=Ts/(TdTs)≈Ts/Td （）由最后的表達式可知，當頻率測量的最大誤差由標準時鐘信號的周期Ts和頻率計數(shù)的閘門時間Td決定，Ts越小，Td越大，測量誤差越小，即測量精度越高。fx=fsNx/Ns6）記錄實驗過程中出現(xiàn)的問題及解決辦法。②實驗儀器及理論要求1） GW48—PK2++EDA 實驗開發(fā)系統(tǒng)、PC 機。3）根據(jù)系統(tǒng)的功能，選好測試用例，畫出測試輸入信號波形或編好測試程序。②實驗內容1） 端口說明 端口說明方向端口名寬度說明輸入Rst1復位信號，外接按鈕開關，低電平復位clk_1Hz11Hz的計時與狀態(tài)轉換時鐘clk_2Hz12Hz的直行綠燈閃爍頻率信號輸出ew_led[5..0]6東西方向信號燈控制，從高到低，分別控制直行綠燈、直行紅燈、停行黃燈、左轉紅燈、左轉綠燈sn_led[5..0]6南北方向信號燈控制ew_time[7..0]8東西方向倒計時時間，8位BCD碼，作顯示模塊電路輸入數(shù)據(jù)sn_time[7..0]8南北方向倒計時時間2）編寫實驗代碼 實驗代碼一 實驗代碼二 實驗代碼三 實驗代碼四3）建議選擇模式0。由于篇幅有限，本章列舉了其中四個有代表性的實驗項目，其它實驗項目放到實驗指導書中。綜合后仿真在針對目標器件進行適配之后進行，綜合后仿真接近真實器件的特性進行，能精確給出輸入與輸出之間的信號延時數(shù)據(jù)。一般來說，綜合是針對VHDL來說的，即將VHDL描述的模型、算法、行為和功能描述轉換為FPGA/CPLD基本結構相對應的網(wǎng)表文件，即構成對應的映射關系。更主要的缺點是：當所選用芯片升級換代后，所有的原理圖都要作相應的改動。ISE除了我們功能完整，使用方便外，它的設計性能也非常好，拿ISE ，其設計性能比其他解決方案平均快30%，它集成的時序收斂流程整合了增強性物理綜合優(yōu)化，提供最佳的時鐘布局、更好的封裝和時序收斂映射，從而獲得更高的設計性能。而對后者的處理可以由FPGA/CPLD開發(fā)工具 DSP Builder 設計流程　Xilinx ISE 開發(fā)系統(tǒng)介紹由于GW48－PK2實驗箱是基于Altera公司的Cyclone II系列芯片（EP2C35F484C8）,軟件開發(fā)工具主要采用本章第一節(jié)中介紹的Quartus II，故在本節(jié)中只對Xilinx公司及其開發(fā)工具 ISE作簡要介紹。DSP Builder包括比特和周期精度的Simulink模塊，涵蓋了算法和存儲功能等基本操作。 完成安裝11）雙擊桌面上的NIOS ,進入下邊界面，然后點擊workbench。 正在解壓4）解壓完成后自動進入下邊界面，點擊next。2）外設配置具有很大的靈活性；3）具有很高的性價比；4）自定制指令。該平臺支持一個工作組環(huán)境下的設計要求，其中包括支持基于Internet的協(xié)作設計。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl腳本完成設計流程外，提供了完善的用戶圖形界面設計方式。DSP Builder可以幫助設計者完成基于FPGA的DSP系統(tǒng)設計。對實驗結果進行整理，作好實測數(shù)據(jù)和仿真數(shù)據(jù)的誤差分析，用辦公軟件詳細繪制實驗過程圖紙，并給出做實驗的建議和心得體會。MIT麻省理工學院的一門相關課程是《計算機系統(tǒng)設計》。 國內的實驗教學偏重于所學知識的驗證, 學生在規(guī)定的時間內, 根據(jù)實驗指導書規(guī)定的實驗步驟和方法, 對理論教學知識進行驗證，然后按照規(guī)定的格式，寫出實驗報告。為了讓理論教學與實驗教學相互促進、同步進行，通過開放性實驗教學模式，來解決高等教育的資金投入不足、設施緊張、師資緊缺、實驗教學與理論教學脫離等問題。 關鍵詞：EDA，開放性實驗， Quartus II，NIOS II, FPGAABSTRACT A large number of applicationoriented training, technical talent is the goal of undergraduate education. Experimental teaching is an important link theory with practice, to cultivate the students39。 畢 業(yè) 設 計 [論 文]題 目： 基于FPGA的EDA開放性實驗項目 設計與研究 學 院： 電氣與信息工程學院 專 業(yè)： 電子信息工程 姓 名： 黨俊博 學 號： 093409117