【正文】 開關(guān)的槽中轉(zhuǎn)過，轉(zhuǎn)動一周時，光電開關(guān)管的通斷狀態(tài)改變4次；：用于對光電開關(guān)輸出信號進行整形；：光指示電開關(guān)的工作狀態(tài)；測量Speed端的頻率即可實現(xiàn)對直流電機轉(zhuǎn)速的測量。②實驗內(nèi)容 FPGA直流電機控制模塊PWM控制電路由細分計數(shù)器和脈沖計數(shù)器組成。圖中的t5是一個5位二進制計數(shù)器，作脈寬計數(shù)器，DECD是一個速度控制模塊；脈寬計數(shù)器在CLK5的激勵下輸出從0開始的逐漸增大的鋸齒波。兩路數(shù)值同時加在數(shù)字比較器上，當脈寬計數(shù)器輸出值小于DECE輸出的規(guī)定值時，比較器輸出高電平。改變DECD輸出的規(guī)定值時，就等于改變PWM輸出信號的占空比。F1Hz是計數(shù)時鐘輸入端，電路對直流電機轉(zhuǎn)速進行了32級細分。1) DECD模塊代碼 速度控制模塊代碼2)5位二進制計數(shù)器 5位二進制計數(shù)器代碼該計數(shù)器相當于32進制計數(shù)器。3)LPM_COMPARE定制方法 LPM_COMPARE定制方法一在搜索框中輸入要搜索的器件的名字。 LPM_COMPARE定制方法二選擇比較器的位數(shù)是4位，ab時輸出高電平。 LPM_COMPARE定制方法三最終生成的模塊如上圖所示。4)TESTCTL模塊代碼 TESTCTL模塊代碼5)測頻模塊總代碼還有兩個模塊分別為16位計數(shù)器和16位鎖存器，由于比較簡單，前邊實驗中使用過，在這里省去。 測頻模塊總代碼6)引腳鎖定選擇模式5。 模式5電路結(jié)構(gòu)圖 引腳鎖定圖③硬件驗證將電機數(shù)據(jù)線插好，并將測速模塊插到相應(yīng)位置。直流電機測速模塊數(shù)據(jù)線連接 硬件測試圖一速度等級顯示速度等級選擇電機正反轉(zhuǎn)控制速度顯示模式5 硬件測試圖二最左邊的數(shù)碼管顯示速度等級，最右邊的兩位顯示速度大小，鍵1是速度等級選擇鍵，鍵2是電機正反轉(zhuǎn)控制鍵。等級3 硬件測試圖三速度等級為3，速度大小為45轉(zhuǎn)每秒。④實驗擴展1）在FPGA中加入脈沖信號“去抖動”電路，對來自紅外光電電路測得的轉(zhuǎn)速脈沖信號進行數(shù)字濾波，實現(xiàn)直流電機轉(zhuǎn)速的精確測量。2）進一步細分直流電機的速度等級。⑤實驗報告1）畫出總體設(shè)計方案框圖2）寫出軟硬件功能要求，進行FPGA內(nèi)部功能模塊劃分 3）分析與設(shè)計單元硬件電路，繪制總體硬件電路原理圖4）選取或進行硬件電路制作與調(diào)試；5)分析與設(shè)計FPGA內(nèi)部功能模塊電路，6)進行模塊電路的VHDL設(shè)計與仿真測試；7)進行系統(tǒng)軟硬件聯(lián)調(diào)；8)進行實驗總結(jié)。 VGA彩條信號顯示控制器①實驗?zāi)康?）掌握VGA時序工作要求及特點。2）學(xué)習VGA圖像顯示控制器的設(shè)計。②實驗儀器及理論要求1）GW48—PK2++EDA實驗開發(fā)系統(tǒng)、PC機；2）VGA驅(qū)動原理；2）時序電路設(shè)計方法。①實驗原理系統(tǒng)的工作原理及要求FPGA是整個系統(tǒng)的核心，通過對其編程可輸出RGB三基色信號和HS 、VS行場掃描同步信號。當 CPLD接受單片機輸出的控制信號后，內(nèi)部的數(shù)據(jù)選擇器模塊根據(jù)控制信號選通相應(yīng)的圖像生成模塊，輸出圖像信號，與行場掃描時序信號一起通過15針D型接口電路送入VGA顯示器，在VGA顯示器上便可以看到對應(yīng)的彩色圖像。FPGA所需的工作時鐘由外部高精度有源晶振提供?？刂瓢存I電源 FPGA接口電路VGA顯示器時鐘電路 系統(tǒng)原理框圖 VGA顯示原理工業(yè)標準的VGA顯示模式為：64046816色60Hz。常見的彩色顯示器，一般由CRT (陰極射線管)構(gòu)成，彩色是由R、G、B（紅、綠、藍）三基色組成，CRT用逐行掃描或隔行掃描的方式實現(xiàn)圖像顯示，由VGA控制模塊產(chǎn)生的水平同步信號和垂直同步信號控制陰極射線槍產(chǎn)生的電子束，打在涂有熒光粉的熒光屏上，產(chǎn)生R、G、B三基色，合成一個彩色像素。掃描從屏幕的左上方開始，由左至右，由上到下，逐行進行掃描，每掃完一行，電子束回到屏幕下一行的起始位置，在回掃期間，CRT對電子束進行消隱，每行結(jié)束是用行同步信號HS進行行同步；掃描完所有行，再由場同步信號VS進行場同步，并使掃描回到屏幕的左上方，同時進行場消隱，預(yù)備下一場的掃描。行同步信號HS 和場同步信號VS是兩個重要的信號。顯示過程中，HS 和VS的極性可正可負，顯示器內(nèi)可自動轉(zhuǎn)換為正極性邏輯。VGA行同步信號HS和場同步信號VS的時序圖如圖圖32所示， T1為行同步消隱（約為6μs）；T2為行顯示時間（約為26μs）；T3為場同步消隱（兩個行周期）；T4為場顯示時間（480個行周期）。顯示器每掃描完一行，再掃描一下行時會花一定時間來準備，因此要滿足時序要求。從0計數(shù)到639 VGA行掃描時序圖同樣每掃描完一幀，再掃描下一幀行時也會花一定時間來準備，因此也要滿足其時序要求。 VGA場掃描時序圖對于VGA 顯示器的上述五個信號的時序驅(qū)動要嚴格遵循“VGA工業(yè)標準”，即64048060HZ模式，否則無法顯示正確地圖象。VGA工業(yè)標準要求的頻率：時鐘頻率：(像素輸出的頻率)　　行頻： 31469Hz　　場頻： （每秒圖像刷新頻率）圖象信號顯示的顏色種類與表示R、G、B三基色的二進制數(shù)位數(shù)有關(guān)。顏色黑藍綠品紅青黃白R00001111G00110011B01010101②實驗內(nèi)容利用QuartusII對編寫VGA時序控制模塊，并進行仿真測試；給出仿真波形。最后進行引腳鎖定并進行測試，硬件驗證顯示器顯示效果。 。 VGA控制器代碼一 VGA控制器代碼二 VGA控制器代碼三編譯當前文件。 編譯當前文件方法編譯完成后點擊file/Creat/update/create symbol files for current file,生成和原理圖塊。 生成原理圖模塊完成后。 color原理圖模塊創(chuàng)建pll模塊。 創(chuàng)建pll模塊輸入時鐘設(shè)置成20MHz，輸出時鐘24MHz。 pll模塊輸入輸出時鐘設(shè)置D觸發(fā)器的創(chuàng)建。 DFF模塊最終電路連接圖。 電路連接圖引腳鎖定。若使用GW48CK EDA實驗開發(fā)系統(tǒng)進行硬件邏輯驗證。CLK連接了L1，選擇20MHz輸入，R、G、B、HS、VS分別連接AAAAA5，MD連接AB15。MD用來選擇輸出彩條方式。 引腳鎖定硬件驗證。圖像顯示方式選擇VGA接口模式。 橫彩條顯示一 橫彩條顯示二 豎彩條顯示 方格圖像顯示③實驗擴展1）用ROM模塊存儲漢字點陣，然后顯示出來。2）用ROM模塊存儲圖像，在顯示器上顯示出來。④實驗報告根據(jù)以上內(nèi)容寫出實驗報告，包括設(shè)計原理，程序設(shè)計，原理圖設(shè)計，仿真分析，硬件驗證和詳細實驗過程。河南城建學(xué)院本科畢業(yè)設(shè)計（論文） 參考文獻總結(jié)兩個多月的畢業(yè)設(shè)計已經(jīng)接近尾聲，在這兩個月中，查閱教學(xué)資料，在EDA實驗室進行編輯代碼、仿真、硬件測試，分析整理數(shù)據(jù)，排檔裝訂，我終于完成了任務(wù)書中規(guī)定的內(nèi)容，并完成這篇一百多頁的論文和實驗指導(dǎo)書。過程中歷經(jīng)艱辛，但依然感到非常高興。本設(shè)計的主要內(nèi)容是進行EDA開放性實驗設(shè)計，實驗項目比較有趣，涉及的實驗類型寬廣。第二章介紹了EDA常見開發(fā)環(huán)境以及ALTERA公司的SOPC技術(shù)。第三章九個開放性實驗項目介紹了一般數(shù)字電路設(shè)計的完成流程。通過第三章的學(xué)習，相信一定能夠使學(xué)生對一般數(shù)字系統(tǒng)設(shè)計有一個完成的理解。使學(xué)生具備利用FPGA芯片設(shè)計、開發(fā)、調(diào)試電子系統(tǒng)的能力，并能掌握和使用QuartusII 開發(fā)系統(tǒng)進行電子系統(tǒng)的設(shè)計、仿真、測試。 但是，我的設(shè)計也存在著一些不足之處，需要進一步地完善。在今后的工作中，我將在以下的幾個方面來充實和完善自己：（1）FPGA開發(fā)能力：由于自己能力及時間所限，本設(shè)計的EDA開放性實驗項目所涉及的NIOS II及DSP Builder比較少。在以后的工作學(xué)習中，我將進一步完善這部分內(nèi)容。（2）排版、整理文檔的能力：本論文需要進行大量的文字整理工作，由于對排版工具的使用不夠熟練，打字速度不夠快，導(dǎo)致在論文格式的編排上花費了許多時間。在以后的工作學(xué)習中，我將會培養(yǎng)自已此方面的能力。參考文獻 [1] [M].北京:電子工業(yè)出版社,2005.[2] 潘松,[M].北京:清華大學(xué)出版社,2005.[3] 潘松,[M].北京: 清華大學(xué)出版社,2005.[4] II實例精煉[M].北京:北京航空航天大學(xué)出版社,2011.[5] II[M].北京:北京航空航天大學(xué)出版社,2011.[6]徐飛. EDA技術(shù)與實踐[M].北京：清華大學(xué)出版社,2011.[7]李國麗，朱維勇，何劍春. EDA與數(shù)字系統(tǒng)設(shè)計[M].北京：機械工業(yè)出版社,2009.[8] ， HDL硬件描述語言[M].北京：機械工業(yè)出版社，2000.[9] Volnei [M].上海：電子工業(yè)出版社,2011[10] [J].重慶文理學(xué)院學(xué)報,2008， 27(1):101102.[11] [J].實驗室研究與探索， 2008,27(4): 102105.[12]秦磊華,王小蘭,管軍. EDA仿真在組成原理設(shè)計性實驗中的應(yīng)用[J].實驗室研究與探索,2009(4):7982.致 謝首先我要衷心的感謝我的指導(dǎo)老師梁成武老師，梁老師淵博精深的學(xué)識、嚴謹求實的治學(xué)風格、精益求精的科學(xué)精神，解決問題的能力以及言傳身教的學(xué)者風范，給我留下了深刻的印象，不僅使我在學(xué)術(shù)上受益匪淺，而且教會了我怎樣為人做事，使我終生受益，在此向梁老師致以深深的敬意和衷心的謝意。感謝在EDA實驗室一起學(xué)習的孔范升、于寶明、邊紅旗、馮遠航等同學(xué)，感謝他們在理論、實踐及生活等諸多方面給我的幫助。感謝學(xué)長薛玉龍、江柯等同學(xué)，謝謝你們在電子學(xué)習的道路上對我的指引和幫助，使我少走了很多彎路。最后，向所有曾關(guān)心、支持、幫助和鼓勵過我的師長、親友、朋友和同學(xué)致以最誠摯的謝意和最親切的問候。