fpga的uart完整設(shè)計(編輯修改稿)
2025-02-12 02:59 本頁面
【文章內(nèi)容簡介】 if (counters==839。b00101000) //2 begin data_out[6]=read。 parity_check_result=parity_check_result + read。 end else if (counters==839。b00111000) //3 begin data_out[5]=read。 parity_check_result=parity_check_result + read。 end else if (counters==839。b01001000) //4 begin data_out[4]=read。 parity_check_result=parity_check_result + read。 end else if (counters==839。b01011000) //5 begin data_out[3]=read。 parity_check_result=parity_check_result + read。 end else if (counters==839。b01101000) //6 begin data_out[2]=read。 parity_check_result=parity_check_result + read。 end else if (counters==839。b01111000) //7 begin data_out[1]=read。 parity_check_result=parity_check_result + read。 end else if (counters==839。b10001000) //8 begin data_out[0]=read。 parity_check_result=parity_check_result + read。 end else if (counters==839。b10011000) //9進行奇偶校驗檢測 begin parity_result=read。 parity_result=2 (parity_check_result == parity_result) ? 1:0。 end else if (counters==839。b10101000) //0進行幀檢測 begin cs1=(read) ? 1:0。 end else if (counters==839。b10101010) //01給cpu發(fā)送接收信號 begin cs=(cs1 amp。amp。 parity_result) ? 1:0。//當奇偶校驗結(jié)果與幀檢測結(jié)果都為1時，cs置位 clear1=1。 //clk_enable=0。 //clk_enable3=0。 end else if(counters==839。b00001000)//檢測是否是毛刺 begin clear1=(!read)?0:1。 end else clear1=0。 endelse clear1=1。endmodule當reset為零時圖35reset為零時仿真圖 如圖為UART的數(shù)據(jù)發(fā)送模塊的功能仿真圖，為方便觀察，其中的時鐘是直接給出來的，根據(jù)圖中的數(shù)據(jù)判讀，其功能為正確，UART的數(shù)據(jù)發(fā)送模塊編譯成功。1. 當計時器為140ns時，為數(shù)據(jù)接收2. 當計時器為357ns時，為數(shù)據(jù)發(fā)送3. 當計時器為705ns時，為奇偶校驗結(jié)果發(fā)送4. 當計時器為825ns時，發(fā)送高電平當reset為1時如圖36 圖36reset為1時仿真圖 串行 數(shù) 據(jù) 幀和接收時鐘是異步的，由邏輯1跳變?yōu)檫壿?可視為一個數(shù)據(jù)幀的開始，所以接收器首先要判斷起始位。計數(shù)器 0 1~~~~8 9 10操作數(shù)據(jù)起始位檢測數(shù)據(jù)接收和奇偶校驗奇偶校驗數(shù)據(jù)判斷 其基 本 特 點是:UART 接收狀態(tài) 一 共 有 4個:state0(檢測起始位)，stat e1( 對數(shù)據(jù)位進行采樣，并串/并轉(zhuǎn)換),state2(奇偶校驗 分析)，state3(接收數(shù)據(jù)正確與否檢測)。① 起始位判讀:當UART接收器復位以后，接收器將處 于這一狀態(tài)。在該狀態(tài)，控制器一直等待read電平的跳 變，即從邏輯1變?yōu)檫壿?，也就是等待起始位的到來 。一旦檢測到起始位，就對采樣時鐘elk一 rev 上跳沿計 數(shù)，當計數(shù)為8時，也就是確保在起始位的中間點 ，然后轉(zhuǎn)到state1 狀態(tài)。② 數(shù)據(jù)接收 :該狀態(tài)下，每間隔16位倍頻采樣一位 串行數(shù)據(jù)，接收8位異步數(shù)據(jù)并進行串/并轉(zhuǎn)換。即對 clk一 rev 上跳沿計數(shù)，當為16時，就對數(shù)據(jù)采樣，這樣 保證了數(shù)據(jù)位是在中點處被采樣的，同時串/并轉(zhuǎn)換，當檢測到已收到8個數(shù)據(jù)后以后，便進入了state2狀態(tài)。③ 奇偶校驗 :該狀態(tài)實現(xiàn)的功能是奇偶校驗。本文采 用的是偶校驗。校驗結(jié)束以后，轉(zhuǎn)到state3狀態(tài)。④ 數(shù)據(jù)幀判讀 :該狀態(tài)是用來幀校驗的，即在校驗位 以后，檢測停止位是否為邏輯高電平圖37UART數(shù)據(jù)接收操作起始位檢測 空閑檢測 Cpu接收位檢測 檢測 毛刺
試題試卷相關(guān)推薦
鄂ICP備17016276號-1