13fpga的設計流程(編輯修改稿)
2025-03-26 07:35 本頁面
【文章內容簡介】 ⑤多器件劃分。 ? ⑥產生用于仿真的工業(yè)標準格式。 ? ⑦生成編程文件。 3. 項目校驗 ? MAX＋ plusⅡ 提供的設計校驗功能包括設計仿真與定時分析，用于測試設計的邏輯操作和內部時序。其中設計仿真又分為功能仿真、時序仿真和多器件仿真。 4. 器件編程 ? MAX＋ plusⅡ 編程器使用編譯器生成的編程文件對 Altera器件進行下載編程，它可用來進行器件編程、校驗、檢查、探測空白及功能測試。 基于 QuartusⅡ 的設計流程 ? Quartus Ⅱ 是 Altera 繼 MAX＋ plusⅡ 之后提供的 FPGA／ CPLD開發(fā)集成環(huán)境。目前， Altera公司最新的 QuartusⅡ 設計軟件是 ，該版本設計軟件包括了許多新的功能，將設計性能改善了 15％，編譯時間縮短了 50％。 ? Quartus Ⅱ Altera的 APEX 20KE、 APEX 20KC、 APEX Ⅱ 、 ? ARM的 Excalibur嵌入處理器方案、 Mercury、Stratix、 FLEX10KE和 ACEXIK之外，還支持MAX3000A、 MAX7000系列乘積項器件。 ? 基于 QuartusⅡ的設計流程如圖。 圖 基于 QuartusⅡ 的設計流程 1. 設計輸入 ? Quartus Ⅱ 支持多種設計輸入方法。QuartusⅡ 本身具有的編輯器支持原理圖式圖形設計輸入，文本編輯輸入（如AHDL、 VHDL、 Verilog）和內存編輯輸入（如 Hex、 Mif）。第三方 EDA工具編輯的標準格式文件，如 EDIF、 HDL、VQM。也可以采用一些別的方法優(yōu)化和提高輸入的靈活性，如混合設計格式，利用 LPM和宏功能模塊來加速設計輸入。 2. 設計項目的編譯 ? Quartus Ⅱ 編譯器的功能包括設計錯誤檢查、邏輯綜合、 Altera適配器件以及為仿真、定時分析和器件編程產生輸出文件。編譯器首先提取項目設計文件之間的層次連接信息并檢查基本的設計輸入錯誤，然后結合所有的設計文件生成能被高效處理的數(shù)據(jù)庫。設計人員能指示編譯器應用許多技術，如定時驅動編譯，增加設計速度及優(yōu)化器件資源的利用率。在編譯過程中和編譯后，用戶都能在編譯結果報告窗口看到結果。編譯器生成的編程文件可用 Quartus編程器或其它工業(yè)標準編程器對 Altera器件進行編程或配置。 （ 1）編譯設置 ? QuartusⅡ 軟件允許編譯一個完整的設計或者設計的任何組成部分。對一個新建項目軟件創(chuàng)建缺省的編譯設置，用戶可以通過指定編譯設置選項來創(chuàng)建用戶的編譯設置，以后可以直接調用該編譯設置。 QuartusⅡ 軟件的編譯設置指南可以輕松地幫助用戶完成編譯設置。 （ 2）資源分配 ? 設計人員可以將自己設計中的部分邏輯分配到器件資源的特定位置，如可將模塊設計文件（． bdf）中的某一模塊的邏輯分配到器件特定的 MegaLAB行中，MegaLAB是 APEX器件的大規(guī)模結構。 （ 3） 編譯設計 ? 點擊快捷鍵或在 Processing下拉菜單中選擇 Start Compilation或 Start analysis＆ Elaboration開始完全或部分編譯。在狀態(tài)欄中將顯示編譯進度的百分比和每階段所花費時間，編譯的結果在編譯報告欄中自動更新，編譯完后的結果將顯示。如果編譯后有錯誤和警告信息，就要對設計原文件進行修改，再重新編譯直到無錯誤和警告信息為止。 ? 編譯完后將產生一個編譯報告欄，它包含了怎樣將一個設計放到一個器件中的所有信息，如器件使用統(tǒng)計、編譯設置、底層顯示、器件資源利用率，狀態(tài)機的實現(xiàn)、方程式、延時分析結果和 CPU使用資源等。 （ 4）查看適配結果 ? 在編譯成功后，就可在最后編譯平面圖中查看結果。平面圖顯示了編譯器是怎樣將邏輯設計分配到 A
物理相關推薦
鄂ICP備17016276號-1