數字系統(tǒng)的fpga設計(編輯修改稿)
2025-02-03 15:49 本頁面
【文章內容簡介】 存儲模塊組成。 數控分頻器對演奏電路的基準頻率進行分頻，得到與 各個音階對應的頻率輸出。樂曲存儲模塊產生節(jié)拍控 制和音階選擇信號，即在此模塊中可存放一個樂曲曲 譜真值表，由一個計數器來控制此真值表的輸出， 而由計數器的計數時鐘信號作為樂曲節(jié)拍控制信號。 樂曲硬件演奏電路的層次化設計方案 樂曲硬件演奏電路分為三個模塊 : (1)音樂節(jié)拍發(fā)生器 NoteTabs模塊， (2)音符譯碼電路 Toaba模塊， (3)數控分頻模塊（ speaker）。 樂曲硬件演奏電路的層次化設計方案 (1)音樂節(jié)拍發(fā)生器 NoteTabs設計 該模塊將利用 FPGA的片內 ROM存放樂曲簡譜真值表， 由一個二進制計數器為樂曲數據存儲器 ROM的地址 發(fā)生器。該計數器的計數頻率為 4Hz，即每一計數值的 停留時間為 ，隨著 NoteTab中計數器按 4Hz的時 鐘頻率作加法計數時，即隨地址值遞增時，樂曲數據 ROM中的音符數據，將從 ROM中的輸出口輸向音符譯 碼電路 Toaba，所存儲樂曲就開始連續(xù)自然地演奏起來。 其設計流程如下： ①利用 MegaWizard PlugIn Manager定制音 符數據存儲器 musica1 ②定制 ROM模塊的初始化數據文件 ③音樂 節(jié)拍發(fā)生器 NoteTabs的 VHDL設計 樂曲硬件演奏電路的層次化設計方案 (2)音符譯碼電路 Toaba設計 音符譯碼電路即音調發(fā)生器實際上是一個查表電路，放置 21個音樂簡譜對應的頻率表，根據該表為數控分頻模塊 (speaker)提供所發(fā)音符頻率的初始值（該初始值可參照表 102），而此數在數控分頻模塊入口的停留時間即為此音符的節(jié)拍數，不失一般性， VDHL程序中僅設置了“ 梁祝 ” 樂曲全部音符所對應的音符頻率的初始值，共16個，每個音符停留時間由音樂節(jié)拍發(fā)生器的時鐘頻率決定，在此為 4Hz信號 . 樂曲硬件演奏電路的層次化設計方案 (3)數控分頻模塊（ speaker）設計 數控分頻器對演奏電路的基準頻率進行分頻，得到與各個音階對應的頻率輸出。數控分頻模塊是由一個初值可變的 13位加法計數器構成。該計數器的模為 8192，當計數器計滿時，產生一個進位信號 FullSpkS，該信號就是
教學教案相關推薦
鄂ICP備17016276號-1