freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

13fpga的設(shè)計(jì)流程-免費(fèi)閱讀

2025-03-24 07:35 上一頁面

下一頁面
  

【正文】 6. 下載配置 ? 下載配置是將實(shí)現(xiàn)后的設(shè)計(jì)文件轉(zhuǎn)換為在 FPGA中實(shí)際使用的數(shù)據(jù)文件,并進(jìn)行硬件配置的過程。在布局布線的輸出文件中, NCD文件包含當(dāng)前設(shè)計(jì)的全部物理實(shí)現(xiàn)信息, DLY文件包含當(dāng)前設(shè)計(jì)的網(wǎng)絡(luò)時(shí)延信息,PAD文件包含當(dāng)前設(shè)計(jì)的 I/ O管腳配置信息, PAR文件是布局布線的運(yùn)行報(bào)告。其中, NGD文件包含當(dāng)前設(shè)計(jì)的全部邏輯描述, BLD文件是轉(zhuǎn)換的運(yùn)行報(bào)告。 圖 基于 ISE的設(shè)計(jì)流程 1. 設(shè)計(jì)輸入 ? ISE系列軟件采用基于工程的分層次管理,支持硬件描述語言、原理圖和狀態(tài)圖的混合設(shè)計(jì)輸入方式。 ? ③第三方的仿真工具:其中 QuartusⅡ 支持的第三方 EDA仿真工具有: Model Technology( Modelsim); Cadence( VERILOG- XL);Synopsys( VCS); Synopsys( VSS)。 ? QuartusⅡ 自動(dòng)檢測組合邏輯電路。 ( 4)查看適配結(jié)果 ? 在編譯成功后,就可在最后編譯平面圖中查看結(jié)果。 ( 1)編譯設(shè)置 ? QuartusⅡ 軟件允許編譯一個(gè)完整的設(shè)計(jì)或者設(shè)計(jì)的任何組成部分。QuartusⅡ 本身具有的編輯器支持原理圖式圖形設(shè)計(jì)輸入,文本編輯輸入(如AHDL、 VHDL、 Verilog)和內(nèi)存編輯輸入(如 Hex、 Mif)。 3. 項(xiàng)目校驗(yàn) ? MAX+ plusⅡ 提供的設(shè)計(jì)校驗(yàn)功能包括設(shè)計(jì)仿真與定時(shí)分析,用于測試設(shè)計(jì)的邏輯操作和內(nèi)部時(shí)序。 2. 項(xiàng)目處理 ? MAX+ plusⅡ 處理一個(gè)設(shè)計(jì)時(shí),軟件編譯器讀取設(shè)計(jì)文件信息,產(chǎn)生用于器件編程、仿真、定時(shí)分析的輸出文件。 ? 器件在編程完畢后,可以用編譯時(shí)產(chǎn)生的文件對器件進(jìn)行校驗(yàn)、加密等工作。實(shí)際上這也是與實(shí)際器件工作情況基本相同的仿真。綜合的目的是將多個(gè)模塊化設(shè)計(jì)文件合并為一個(gè)網(wǎng)表文件,并使層次設(shè)計(jì)平面化。波形編輯功能還允許設(shè)計(jì)人員對波形進(jìn)行拷貝、剪切、粘貼、重復(fù)與伸展,從而可以用內(nèi)部節(jié)點(diǎn)、觸發(fā)器和狀態(tài)機(jī)建立設(shè)計(jì)文件,并將波形進(jìn)行組合,顯示各種進(jìn)制的狀態(tài)值,也可以將一組波形重疊到另一組波形上,對兩組仿真結(jié)果進(jìn)行比較。 ( 2) HDL(硬件描述語言)輸入方式 ? 硬件描述語言是用文本方式描述設(shè)計(jì),它分為普通硬件描述語言和行為描述語言。可編程邏輯器件的一般設(shè)計(jì)流程如圖 所示,包括設(shè)計(jì)準(zhǔn)備,設(shè)計(jì)輸入,功能仿真,設(shè)計(jì)處理,時(shí)序仿真和器件編程及測試等七個(gè)步驟。設(shè)計(jì)輸入通常有以下幾種形式: ( 1)原理圖輸入方式 ( 2) HDL(硬件描述語言)輸入方式 ( 3)波形輸入方式 ( 1)原理圖輸入方式 ? 原理圖輸入方式是一種最直接的設(shè)計(jì)描述方式,要設(shè)計(jì)什么,就從軟件系統(tǒng)提供的元件庫中調(diào)出來,畫出原理圖。 ( 3)波形輸入方式 ? 波形輸入方式主要是用來建立和編輯波形設(shè)計(jì)文件,以及輸入仿真向量和功能測試向量。在設(shè)計(jì)處理過程中,編譯軟件將對設(shè)計(jì)輸入文件進(jìn)行邏輯化簡、綜合優(yōu)化和適配,最后產(chǎn)生編程用的編程文件。布線以后軟件自動(dòng)生成報(bào)告,提供有關(guān)設(shè)計(jì)中各部分資源的使用情況等信息。普通的EPLD/ CPLD器件和一次性編程的 FPGA需要專用的編程器完成器件的編程工作。 ? 圖 基于 MAX十 plusⅡ 的設(shè)計(jì)流程 設(shè)計(jì)輸入 (圖形編輯器,文本編輯器,符號編輯器,波形編輯器) 項(xiàng)目處理 (網(wǎng)表提取器,數(shù)據(jù)庫, 邏輯綜合器,適配器) 項(xiàng)目校驗(yàn) (仿真器,時(shí)間分析器) 器件編程 (編程器) 1. 設(shè)計(jì)輸入 ? MAX+ plusⅡ 軟件的設(shè)計(jì)文件可以來自 MAX+plusⅡ 設(shè)計(jì)輸入工具或各種工業(yè)標(biāo)準(zhǔn)的 EDA設(shè)計(jì)輸入工具。 ? ⑤多器件劃分。 ? Quartus Ⅱ Altera的 APEX 20KE、 APEX 20KC、
點(diǎn)擊復(fù)制文檔內(nèi)容
物理相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1