【總結(jié)】I摘要門禁系統(tǒng)是集計算機技術(shù)、電子技術(shù)、數(shù)字密碼技術(shù)為一體的機電一體化高科技產(chǎn)品,具有安全性高,使用方便等優(yōu)點。本論文從門禁系統(tǒng)系統(tǒng)整體功能,硬件電路設(shè)計、軟件設(shè)計等方面闡述密碼門禁系統(tǒng)設(shè)計過程。密碼門禁系統(tǒng)系統(tǒng)包括電子鎖,電子鑰匙,用戶卡及用戶卡生成器四部分。電子鎖里保存著當(dāng)前開門密碼,以及用戶第一次使用用戶卡時的用戶卡號和加密
2024-11-10 03:45
【總結(jié)】南昌航空大學(xué)學(xué)士學(xué)位論文11緒論引言隨著數(shù)字通信的廣泛應(yīng)用,可編程邏輯器件容量、功能的不斷擴大,集成電路的設(shè)計已經(jīng)進入片上系統(tǒng)(SOC)和專用集成電路(ASIC)的時代。由于硬件描述語言VHDL可讀性、可移植性、支持對大規(guī)模設(shè)計的分解和對已有設(shè)計的再利用等強大功能,迅速出現(xiàn)在各種電子設(shè)計自動化(EDA)系統(tǒng)中,先進的開發(fā)工具使整
2025-07-17 10:24
【總結(jié)】第I頁共38頁I摘要FPGA即現(xiàn)場可編程門陣列,它是在可編程陣列邏輯PAL,門陣列邏輯GAL,可編程邏輯器件PLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。FPGA能完
2024-12-01 03:48
【總結(jié)】17/21FPGA設(shè)計流程指南前言 本部門所承擔(dān)的FPGA設(shè)計任務(wù)主要是兩方面的作用:系統(tǒng)的原型實現(xiàn)和ASIC的原型驗證。編寫本流程的目的是:l在于規(guī)范整個設(shè)計流程,實現(xiàn)開發(fā)的合理性、一致性、高效性。l形成風(fēng)格良好和完整的文檔。l實現(xiàn)在FPGA不同廠家之間以及從FPGA到ASIC的順利移植。l便于新員工快速掌握本部門FPGA
2025-04-08 22:04
【總結(jié)】1第一章緒論引言隨著電子技術(shù)的飛速發(fā)展,微電子技術(shù)的進步主要表現(xiàn)在大規(guī)模集成電路加工技術(shù)即半導(dǎo)體工藝技術(shù)的發(fā)展上,使得表征半導(dǎo)體的工藝水平的線寬已經(jīng)達到了60nm,并在不斷地縮小,面在硅片單位面積上,集成了更多的晶體管。集成電路設(shè)計正在不斷地向超大規(guī)模,極低功耗和超高速的方向發(fā)展,電子產(chǎn)品的功能越來越強大,體積越來越小,功耗越來越低。同
2025-07-01 21:12
【總結(jié)】摘要隨著專用集成電路(ASIC)設(shè)計技術(shù)的進步以及超大規(guī)模集成電路(VLSI)工藝技術(shù)的飛速發(fā)展,以及其價格的日益降低,采用嵌入式FPGA(Field-ProgrammableGateArray)編程的硬件電路來實現(xiàn)諸如SPI(SerialPeripheralInterface)接口也日益切實可行,相對軟件實現(xiàn)具有更好的優(yōu)點。SPI接口是一種常用的標(biāo)準(zhǔn)接口,由于其使用簡單方便且
2025-06-26 15:11
【總結(jié)】《可編輯器件及應(yīng)用》期末綜合設(shè)計報告題目:電話計費系統(tǒng)學(xué)號: 姓名: 完成時間:摘要
2025-01-16 04:56
【總結(jié)】數(shù)字電路設(shè)計中的幾個基本概念?建立時間和保持時間?建立時間(setuptime)是指在觸發(fā)器的時鐘信號上升沿到來以前,數(shù)據(jù)穩(wěn)定不變的時間,如果建立時間不夠,數(shù)據(jù)將不能在這個時鐘上升沿被打入觸發(fā)器;?保持時間(holdtime)是指在觸發(fā)器的時鐘信號上升沿到來以后,數(shù)據(jù)穩(wěn)定不變的時間,如果保持時間不夠,數(shù)據(jù)同樣不能被打入觸發(fā)器。
2025-01-17 15:28
【總結(jié)】目錄第一章緒論 1第二章可編程邏輯器件概述及設(shè)計方案 2CPLD/FPGA概述及VHDL語言的特點 2 4EPF10K10LC84-4芯片簡介 5電子時鐘的設(shè)計方案 6第三章系統(tǒng)電路設(shè)計 7總體設(shè)計 7顯示電路設(shè)計 9分頻器電路 10掃描電路電路 12BCD碼多路選擇器 13BCD譯碼器 14位選
2025-06-18 16:34
【總結(jié)】本科畢業(yè)論文(設(shè)計)題目基于FPGA的數(shù)字秒表的設(shè)計學(xué)生姓名龐建鏗學(xué)號2020200241系名物理與電子信息工程系專業(yè)年級2020級(1)班指導(dǎo)教師許發(fā)翔職稱助教單位百色學(xué)院輔
2024-11-10 03:46
【總結(jié)】基于FPGA的鬧鐘系統(tǒng)的設(shè)計1本科生畢業(yè)設(shè)計(論文)
2024-11-07 08:41
【總結(jié)】EDA課程設(shè)計項目名稱基于FPGA的計數(shù)器的設(shè)計專業(yè)班級通信102班學(xué)生姓名青瓜指導(dǎo)教師
2025-08-20 13:43
【總結(jié)】基于FPGA的電機測速顯示設(shè)計摘要利用EDA技術(shù)和VHDL語言,設(shè)計了基于FPGA的電機測速顯示系統(tǒng),使系統(tǒng)能夠完成對電動機轉(zhuǎn)速參數(shù)和數(shù)據(jù)的采集,實時記錄、處理、分析、顯示、的功能,通過軟件設(shè)計省去了大量硬件電路設(shè)計,具有一定的電路設(shè)計集成化,經(jīng)實際應(yīng)用證實,該系統(tǒng)運行穩(wěn)定、安全可靠、抗干擾能力強、操做靈活、使用方便。以往主要是用單
2024-11-16 20:34
【總結(jié)】摘要FPGA是現(xiàn)場可編程門陣列(FieldProgrammableGateArray)的簡稱。它具有可編程邏輯器件現(xiàn)場可編程的靈活性,又有門陳列器件功能強、高集成度和高速度的優(yōu)點,因此已在現(xiàn)代通信系統(tǒng)設(shè)計中被越來越廣泛的應(yīng)用。VHDL語言具有很強的電路描述和建模能力,能從多個層次對數(shù)字系統(tǒng)進行建模和描述,從而大大簡化了硬件設(shè)計任務(wù),提高了設(shè)計效率和可靠性。論文著重使用V
2025-06-27 17:17
【總結(jié)】通信102班,姓名青瓜基于FPGA的計數(shù)器設(shè)計EDA課程設(shè)計項目名稱基于FPGA的計數(shù)器的設(shè)計 專業(yè)班級通信102班學(xué)生姓名青瓜指導(dǎo)教師
2025-06-22 13:44