【文章內(nèi)容簡(jiǎn)介】 外，在RS232中，還有一個(gè)波特率的概念。所謂波特率，指單位時(shí)間內(nèi)傳送二進(jìn)制數(shù)據(jù)的位數(shù)，以位/秒為單位，是衡量串行數(shù)據(jù)傳輸快慢的重要指標(biāo)。如果某串口的波特率為115200，指的是串口一115200bit/s的速率在傳輸數(shù)據(jù)?；贔PGA的RS232功能的UART的設(shè)計(jì)與實(shí)現(xiàn)，它包括設(shè)計(jì)輸入、設(shè)計(jì)實(shí)現(xiàn)和設(shè)計(jì)驗(yàn)證3個(gè)相互有關(guān)的步驟。設(shè)計(jì)輸入設(shè)計(jì)校驗(yàn)設(shè)計(jì)實(shí)例功能仿真時(shí)序仿真原理圖文本輸入仿真電路內(nèi)校驗(yàn)靜態(tài)時(shí)序分析 FPGA的設(shè)計(jì)流程由于RS232接口標(biāo)準(zhǔn)出現(xiàn)較早，難免有不足之處，主要有以下四點(diǎn)：（1）接口的信號(hào)電平值較高，易損壞接口電路的芯片，又因?yàn)榕cTTL電平不兼容故需使用電平轉(zhuǎn)換電路方能與TTL電路連接。（2）傳輸速率較低，在異步傳輸時(shí)，波特率為20Kbps；因此在“南方的老樹(shù)51CPLD開(kāi)發(fā)板”中，綜合程序波特率只能采用19200，也是這個(gè)原因。（3）接口使用一根信號(hào)線和一根信號(hào)返回線而構(gòu)成共地的傳輸形式，這種共地傳輸容易產(chǎn)生共模干擾，所以抗噪聲干擾性弱。（4）傳輸距離有限，最大傳輸距離標(biāo)準(zhǔn)值為50英尺，實(shí)際上也只能用在15米左右。 基于FPGA的SPI通信接口系統(tǒng)同樣的串口連接SPI通信接口，用可編程邏輯的方法設(shè)計(jì)硬件來(lái)用簡(jiǎn)單的程序來(lái)應(yīng)用外圍硬件來(lái)實(shí)現(xiàn)SPI傳輸。通過(guò)對(duì)SPI的結(jié)構(gòu)的了解可以設(shè)計(jì)一個(gè)系統(tǒng)框架，按照框架完成輸入輸出的功能。，其主要包括MPU和一個(gè)或幾個(gè)外圍器件，SPI一端與MPU接口相連，另一端便是負(fù)責(zé)傳輸?shù)乃臈l線了。當(dāng)此微處理器處于主機(jī)模式時(shí)，就能與從機(jī)進(jìn)行通信，當(dāng)此微處理器處于從機(jī)模式時(shí)，就能與另一主機(jī)通信。總之，一個(gè)系統(tǒng)中只有一個(gè)主機(jī)，否則無(wú)法工作。：微處理器微處理器接口SPI總線接口adr_i[1:0]dat_i[7:0]dat_o[7:0]int_owe_ics_omiso_imosi_osck_orst_i 介于SPI的FPGA設(shè)計(jì)系統(tǒng)框架SPI接口的設(shè)計(jì)在實(shí)際應(yīng)用中，許多單片機(jī)已經(jīng)采用了SPI接口，可見(jiàn)SPI接口應(yīng)用很廣泛，只要高級(jí)點(diǎn)的單片機(jī)，都自帶SPI接口，并且如DSP等也集成了SPI接口，可見(jiàn)大多芯片都趨向于用硬件實(shí)現(xiàn)而非軟件實(shí)現(xiàn)。這是因?yàn)檐浖MSPI接口方法雖然簡(jiǎn)單方便,但是速度受到限制，在高速且日益復(fù)雜的數(shù)字系統(tǒng)中，這種方法顯然無(wú)法滿足系統(tǒng)要求，所以采用硬件的方法實(shí)現(xiàn)最為切實(shí)可行。這使得與SPI有關(guān)的軟件就相當(dāng)簡(jiǎn)單，使CPU有更多的時(shí)間處理其他事務(wù)。在可編程邏輯器件不斷地完善改善完美并且功能強(qiáng)大且日益便宜，用硬件實(shí)現(xiàn)已經(jīng)成為可能，在大型系統(tǒng)用硬件實(shí)現(xiàn)更加穩(wěn)定。同時(shí)可編程邏輯也有自身的優(yōu)點(diǎn)。在外圍器件有改變時(shí)，由于可編程邏輯可以重復(fù)擦鞋的優(yōu)點(diǎn)，從而在外圍器件有些許改變之時(shí)，可以同時(shí)稍微改變可編程的程序，因而可編程又有靈活性大的特點(diǎn)。因此，本次設(shè)計(jì)便選用了SPI通信接口完成。 本章小結(jié)本章比較了在基于FPGA嵌入式系統(tǒng)的RS232接口設(shè)計(jì)與SPI設(shè)計(jì)，通過(guò)對(duì)比分析，可以知道RS232接口設(shè)計(jì)與SPI接口設(shè)計(jì)之間的區(qū)別，通過(guò)比較可以得出每種設(shè)計(jì)的優(yōu)劣。軟件設(shè)計(jì)簡(jiǎn)單，但有其缺點(diǎn)，硬件設(shè)計(jì)相比復(fù)雜些，但是其靈活性強(qiáng)，可以讓微處理器省出資源。4 SPI方案設(shè)計(jì)電路設(shè)計(jì)主要是對(duì)系統(tǒng)設(shè)計(jì)的功能，各部分功能具體實(shí)現(xiàn)方案比如管腳說(shuō)明，寄存器的說(shuō)明即設(shè)計(jì)，以及狀態(tài)機(jī)的動(dòng)態(tài)描述，由各個(gè)功能的說(shuō)明便可設(shè)計(jì)出本次SPI設(shè)計(jì)的流程圖，由流程圖便可以寫出我們所需要的程序。 開(kāi)發(fā)試驗(yàn)平臺(tái)簡(jiǎn)介 硬件開(kāi)發(fā)平臺(tái)GXSOC/SOPCDevLab Platform 開(kāi)發(fā)試驗(yàn)平臺(tái)采用Altera公司的Cyclone系列的FPGA為核心，整個(gè)系統(tǒng)采用模塊化設(shè)計(jì)，各個(gè)模塊之間可以自由組合，大大提高試驗(yàn)平臺(tái)的靈活性。同時(shí)試驗(yàn)平臺(tái)還提供了豐富的接口模塊，供人機(jī)交互。開(kāi)發(fā)工程師可以使用VHDL語(yǔ)言、VerilogHDL語(yǔ)言、原理圖輸入等多種方式，利用Altera公司提供的Quartus II及Nios II軟件進(jìn)行編譯、下載，并通過(guò)北京革新科技有限公司GXSOC/SOPCEP2C35M672創(chuàng)新開(kāi)發(fā)試驗(yàn)平臺(tái)進(jìn)行結(jié)果驗(yàn)證。開(kāi)發(fā)試驗(yàn)平臺(tái)提供多種人機(jī)交互方式：固定模塊，靈活互連，如鍵盤陣列、按鍵、撥檔開(kāi)關(guān)輸入、七段碼管、大屏幕TFT彩色LCD顯示、串口通信、VGA接口、PS2接口、USB接口、Ethernet、CF卡、SD卡、CAN總線接口等，通過(guò)MODULE選擇開(kāi)關(guān)組，利用Altera公司提供的一些IP資源和Nios II 32位處理器，用戶可以在該開(kāi)發(fā)試驗(yàn)平臺(tái)上完成不同的SPOC設(shè)計(jì)。GXSOC/SOPCDevLab Platform ： GXSOC/SOPCDevLab Platform 結(jié)構(gòu)示意圖 軟件開(kāi)發(fā)平臺(tái)（1）Quartus II介紹Quartus II是Altera公司的綜合性PLD開(kāi)發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。QuartusⅡ可以在XP、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。QuartusⅡ支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫(kù)，使用戶可以充分利用成熟的模塊，簡(jiǎn)化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。對(duì)第三方EDA工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方EDA工具。此外，Quartus Ⅱ通過(guò)和DSP Builder工具與Matlab/Simulink相結(jié)合，可以方便地實(shí)現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開(kāi)發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開(kāi)發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開(kāi)發(fā)平臺(tái)。（2）NiosⅡ介紹NiosⅡ集成開(kāi)發(fā)環(huán)境（IDE）是NiosⅡ系列嵌入式處理器的基本軟件開(kāi)發(fā)工具。所有軟件開(kāi)發(fā)任務(wù)都可以在NiosⅡIDE下完成，包括編輯、編譯和調(diào)試程序。NiosⅡ IDE提供了一個(gè)統(tǒng)一的開(kāi)發(fā)平臺(tái)，用于所有NiosⅡ處理器系統(tǒng)。僅僅通過(guò)一臺(tái)PC機(jī)、一片Altera的FPGA以及一根JTAG下載電纜，軟件開(kāi)發(fā)人員就能夠往NiosⅡ處理器系統(tǒng)寫入程序以及和NiosⅡ處理器系統(tǒng)進(jìn)行通訊。NiosⅡIDE基于開(kāi)放式的、可拓展的Eclipse ID project工程以及Eclipse C/C++開(kāi)發(fā)工具（CDT）工程。NiosⅡIDE為軟件開(kāi)發(fā)提供四個(gè)主要功能：①工程管理NiosⅡIDE提供多個(gè)工程管理任務(wù)，加快嵌入式應(yīng)用程序的開(kāi)發(fā)速度。②編輯器和編譯器Altera NiosⅡIDE提供了一個(gè)全功能的源代碼編輯器和C/C++編譯器NiosⅡIDE編譯環(huán)境自動(dòng)生成一個(gè)基于用戶特定系統(tǒng)配置（SOPC Builder生成的PTF文件）的makefile。NiosⅡIDE中編譯/連接設(shè)置的任何改變都會(huì)自動(dòng)映射到這個(gè)自動(dòng)生成的makefile中。這些設(shè)置可包括生成存儲(chǔ)器初始化文件（MIF）的選項(xiàng)、閃存內(nèi)容、仿真器初始化文件（DAT/HEX）以及profile總結(jié)文件的相關(guān)選項(xiàng)。③調(diào)試器NiosⅡIDE包含了一個(gè)強(qiáng)大的、在GNU調(diào)試器的基礎(chǔ)之上的軟件調(diào)試器GDB。該調(diào)試器提供了許多基本調(diào)試功能，以及一些在低成本處理器開(kāi)發(fā)套件中不會(huì)經(jīng)常用到的高級(jí)調(diào)試功能。④閃存編程器使用NiosⅡ處理器的設(shè)計(jì)都在單板上采用了閃存，可以用來(lái)存儲(chǔ)FPGA配置數(shù)據(jù)和NiosⅡ編程數(shù)據(jù)。NiosⅡIDE提供了一個(gè)方便的閃存編程方法。任何連接到FPGA的兼容通用閃存接口（CFI）的閃存期間都可以通過(guò)NiosⅡIDE閃存編程器來(lái)燒結(jié)。除CFI閃存之外。NiosⅡIDE閃存編輯器能夠?qū)B接到FPGA的任何Altera串行配置器件進(jìn)行編程。 SPI各部分具體實(shí)現(xiàn)：A/D轉(zhuǎn)換模塊（AD7476）FPGA 系 統(tǒng)D/A轉(zhuǎn)換模塊（DA5302）軟件模塊LCD1顯示模塊 系統(tǒng)設(shè)計(jì)框圖 嵌入式系統(tǒng)設(shè)計(jì)原理用程序把自己設(shè)計(jì)的一組正弦數(shù)字信號(hào)值輸入到D/A中轉(zhuǎn)換成住正弦信號(hào)模擬波形，然后通過(guò)閉環(huán)輸入到A/D中，在使用程序來(lái)接受A/D產(chǎn)生數(shù)字信號(hào)，并在LCD上顯示對(duì)應(yīng)的電平值和電壓值。開(kāi)發(fā)平臺(tái)上的串行ADC模塊由一個(gè)串行的ADC器件和電壓基準(zhǔn)源組成。串行ADC期間采用Analog Devices公司的AD7476芯片，是一個(gè)8位、高速、低功耗的連續(xù)漸進(jìn)模塊轉(zhuǎn)換器，并產(chǎn)生1MSPS的傳輸率。轉(zhuǎn)換過(guò)程和數(shù)據(jù)獲取可通過(guò)CS信號(hào)和串行時(shí)鐘來(lái)控制，并且可以與微處理器或DSP相接。在CS信號(hào)下降沿采樣數(shù)據(jù)的同時(shí)轉(zhuǎn)換也開(kāi)始，在這些過(guò)程中不存在線路延時(shí)。開(kāi)發(fā)平臺(tái)上的串行DAC模塊由一個(gè)串行DAC器件和電壓基準(zhǔn)源組成。串行DAC器件采用Analog Devices公司的DA5302芯片，是一個(gè)雙向8為緩沖電壓輸出數(shù)據(jù)模塊轉(zhuǎn)換器。這系列芯片使用30Mhz時(shí)鐘頻率的多用途3先串行接口，并能兼容多種接口標(biāo)準(zhǔn)。 系統(tǒng)總線連接圖 系統(tǒng)硬件配置 管腳分配表設(shè)計(jì)端口芯片引腳開(kāi)發(fā)平臺(tái)模塊spi_adc_csPIN_V24AD芯片的片選Spi_adc_dataPIN_Y22AD芯片的數(shù)據(jù)口Spi_adc_sclkPIN_V23AD芯片的時(shí)鐘Spi_dac_csPIN_AE18DA芯片的片選Spi_dac_cslkPIN_AF18DA芯片的時(shí)鐘Spi_dac_dataPIN_AE19DA芯片的數(shù)據(jù)口注：因?yàn)楸疚闹饕榻BSPI接口設(shè)計(jì)，液晶、AD、DA等元器件的管腳分配表從略。 為Quartus II系統(tǒng)連接框圖 Quartus II系統(tǒng)連接框圖 SPI系統(tǒng)中所用的寄存器本次設(shè)計(jì)中SPI用到四種寄存器，包括SPCR（SPI控制寄存器）、SPER（SPI擴(kuò)展寄存器）、treg（SPI數(shù)據(jù)傳輸/接收寄存器）其功能如下所示： （1）控制寄存器本次設(shè)計(jì)時(shí)參照MC68HC11A8單片機(jī)的SPI結(jié)構(gòu)進(jìn)行設(shè)計(jì)，并進(jìn)行了一些改進(jìn)，所以本次設(shè)計(jì)的控制寄存器的控制位與MC68HC11A8單片機(jī)的控制位大致相似，同時(shí)進(jìn)行了一些擴(kuò)展和不同的功能，擴(kuò)展在擴(kuò)展寄存器中再做介紹，： SPI設(shè)計(jì)的控制寄存器SSMMCCSS其各功能如下： spie ：當(dāng)此為被置位為1時(shí)，則中斷允許，即允許中斷，當(dāng)為0時(shí)，禁止中斷。 ‘0’：禁止中斷 ‘1’：允許中斷 spe ：當(dāng)此位被置位為1時(shí)，則系統(tǒng)運(yùn)行，當(dāng)置位為0時(shí)，系統(tǒng)不運(yùn)行。 ‘0’：系統(tǒng)運(yùn)行允許 ‘1’：系統(tǒng)允許禁止