【文章內(nèi)容簡介】 制信號為數(shù)字型的正弦波調(diào)制，而模擬調(diào)制則是調(diào)制信號為連續(xù)型的正弦波調(diào)制，因而，數(shù)字調(diào)制具有由數(shù)字信號帶來的一些特點。這些特點主要是：第一，數(shù)字調(diào)制信號的產(chǎn)生，除把數(shù)字的調(diào)制信號當作模擬信號的特例而直接采用模擬調(diào)制方式產(chǎn)生數(shù)字調(diào)制信號外，可以采用鍵控載波的方法。第二，對于數(shù)字調(diào)制信號的解調(diào)，為提高系統(tǒng)的抗噪聲性能，通常采用與模擬調(diào)制系統(tǒng)中不同的解調(diào)方式。 2FSK解調(diào)2FSK信號常用的解調(diào)方法為相干解調(diào)和非相干解調(diào) ，另外還有鑒頻法等。 相干解調(diào)相干解調(diào)主要利用的是同頻同相的載波頻率，對已調(diào)信號進行正交，只有當頻率與相位相同時，才能判斷是什么信號。原理圖如下：帶 通濾波器乘法器低 通濾波器抽樣脈沖輸出輸入 帶 通濾波器乘法器本地載波f2低 通濾波器抽 樣判決器本地載波f1圖25相干解調(diào)原理圖 非相干解調(diào)非相干解調(diào)與相干解調(diào)不同，它是利用脈沖檢測已調(diào)信號的周期，以區(qū)分已調(diào)信號的高低電平，從而判斷已調(diào)信號。原理圖如下：帶 通濾波器抽樣脈沖輸出輸入 帶 通濾波器抽 樣判決器包 絡檢波器包 絡檢波器圖26非相干解調(diào)原理 過零檢測數(shù)字調(diào)頻波的過零點數(shù)隨不同載頻而異，故檢出過零點數(shù)可以得到關(guān)于頻率的差異。這就是過零檢測的基本思想，其原理如圖所示。輸入信號經(jīng)限幅后產(chǎn)生矩形波序列，經(jīng)微分整流形成與頻率變化相應的脈沖序列，這個序列就代表著調(diào)頻波的過零點。將其變換成具有一定寬度的矩形波，并經(jīng)低通濾波器濾除高次諧波，便能得到對應于原數(shù)字信號的基帶脈沖信號。 整 流微 分低 通濾波器限 幅寬脈沖發(fā)生 圖27過零檢測原理圖第三章 2FSK調(diào)制解調(diào)設計 2FSK調(diào)制器設計整個2FSK調(diào)制部分分為五個部分，分別是：分頻器，m序列產(chǎn)生器，數(shù)據(jù)選擇器，2FSK跳變檢測部分，正弦信號產(chǎn)生器。整個系統(tǒng)的輸入時鐘，在硬件中是由晶體震蕩器完成的。將分頻器接入這個時鐘，分頻器產(chǎn)生的系統(tǒng)的輸入時鐘、4倍頻和16倍頻分別輸入數(shù)據(jù)選擇器和m序列產(chǎn)生器，并和m序列產(chǎn)生器產(chǎn)生的碼元信號一起完成對頻率的選擇，再經(jīng)過跳變檢測，這時產(chǎn)生的矩形波通過正弦信號產(chǎn)生器，變成調(diào)制信號。 功能模塊設計1 分頻器在數(shù)字邏輯電路設計中，分頻器是一種基本電路。通常用來對某個給定頻率進行分頻，以得到所需的頻率。整數(shù)分頻器的實現(xiàn)非常簡單，可采用標準的計數(shù)器，也可以采用可編程邏輯器件設計實現(xiàn)。但在某些場合下，時鐘源與所需的頻率不成整數(shù)倍關(guān)系，此時可采用小數(shù)分頻器進行分頻。異或門模n計數(shù)器F0/()2分頻器F0/(2N1)圖31 分頻器如上圖，、一個模N計數(shù)器和一個二分頻器組成。在實現(xiàn)時，模N計數(shù)器可設計成帶預置的計數(shù)器。 2 m序列產(chǎn)生器n級線性移位寄存器，經(jīng)過適當?shù)某轭^反饋和模2加法器能產(chǎn)生序列的最大可能周期是p=21，這樣的序列叫最長線性反饋移位寄存器序列或m序列。m序列具有許多優(yōu)良特性，是最常采用的擴譜碼序列。它具有如下性質(zhì)： 1．序列的平衡性：m序列一個周期中“1”的個數(shù)比“0” 多1，且1的個數(shù)為2n1，0的個數(shù)為2n11。2．移位可加性：某個m序列同相移為任意值的同一m序列的模2加是另一相移的m序列。3．在周期為p=21的m序列中，總共有2個游程，有一個長度為n的1游程，一個長度為n1的0游程。在實際工程應用中，m序列既可以用硬件產(chǎn)生，也可以用軟件產(chǎn)生，然后存在ROM中通過相應的時鐘同步輸出。在硬件中可使用移位寄存器來產(chǎn)生。m序列的顯著特點是：隨機特性；預先可確定性；循環(huán)特性，從而在通信領域得到了廣泛的應用。在這里用一種帶有兩個反饋抽頭的3級反饋移位寄存器得到一串“1110010”循環(huán)序列，并采取措施防止進入全“0”狀態(tài)。通過更換時鐘頻率，是可以方便地改變輸入碼元的速率的。m序列產(chǎn)生器的電路結(jié)構(gòu)如圖。 信號時鐘異或門或 非 門D QCLK或 門D QCLKD QCLK圖32 m序列產(chǎn)生器3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器的功能：在多個通道中選擇其中的某一路，或多個信息中選擇其中的某一個信息傳送或加以處理。數(shù)據(jù)分配器的功能：將傳送來的或處理后的信息分配到各通道去。在本設計中，數(shù)據(jù)選擇器用于選擇正弦波產(chǎn)生器的兩個輸入時鐘，一個頻率為4mHz，此時正弦波產(chǎn)生器產(chǎn)生一個1 MHz的正弦波，代表數(shù)字信號“1”另一個頻率4MHz，此時產(chǎn)生一個250kHz的正弦波信號，代表數(shù)字信號“0”。當信號為1時，波形與f1相同，說明數(shù)據(jù)選擇器選擇了f1這路數(shù)據(jù)。當信號為0時，波形與f2相同，說明數(shù)據(jù)選擇器選擇了f2這路數(shù)據(jù)。跳變檢測將跳變檢測引入正弦波的產(chǎn)生中，可以使每次基帶碼元上升沿或下降沿到來時應輸出波形位于正弦波形的0相位處，此電路的設計主要是便于觀察，確保示波器上成為一個連續(xù)的波形?；鶐盘柕奶儥z測可以有很多方法，下圖為一種便于在可編程邏輯器件中實現(xiàn)的方案。跳變輸出時鐘信號基帶碼元異或門D QClk圖33信號跳變檢測電路4正弦信號產(chǎn)生 用數(shù)字電路和DAC變換器可以產(chǎn)生要求的模擬信號。根據(jù)抽樣定理可知，當用模擬信號最大頻率2倍以上的速率對該模擬信號采樣時，便可將模擬信號不失真地恢復出來。本例要求得到的是2個不同頻率的正弦信號，實驗中對正弦波每個周期采樣10個點，即采樣速率為原正弦信號頻率的10倍，因此完全可以在接收端將原正弦信號不失真地恢復出來，從而可以在接收端對FSK信號正確地解調(diào)。 每個采樣點采用8位量化編碼，即8位分辨率。采樣點的個數(shù)與分辨率的大小主要取決于CPLD/FPGA器件的容量，其中分辨率的高低還與DAC的位數(shù)有關(guān)。實驗表明，采用8位分辨率和每周期10個采樣點可以達到理想的效果。 波形的降噪兩個不同頻率的載波對基帶信號進行調(diào)制。這個2FSK信號的波形也正確的表示出基帶信號m序列的值“1110010”1) FIR濾波器數(shù)字濾波器是指輸入、輸出均為數(shù)字信號，通過一定運算關(guān)系改變輸入信號所含頻率成分的相對比例或者濾除某些頻率成分的的器件。FIR濾波器是有脈沖響應的濾波器。FIR濾波器是一種LTI數(shù)字濾波器，它的基本結(jié)構(gòu)是一個分節(jié)的延時線，把每一節(jié)的輸出加權(quán)累加，得到濾波器的輸出。數(shù)學上表示為：（31）2) FIR濾波器的設計 在這里，是利用頻率采樣來對FIR濾波器進行設計的。設待設計的濾波器的傳輸函數(shù)用表示，對ω＝0到2π之間等間隔采樣N點，得到Hd（k）（32）（33）再對N點Hd（k）進行IDFT，得到h(n)，式中，h（n）為所設計的濾波器的單位取樣響應，其系統(tǒng)函數(shù)h（z）為（34）式y(tǒng) (n)h(N—1)h(N2)h(2)h(1)h(n)z1z 1z1x (n)（34）適合FIR直接型網(wǎng)絡結(jié)構(gòu)。圖34 FIR直接型網(wǎng)絡結(jié)構(gòu) 2FSK解調(diào)器設計載波信號經(jīng)過帶通濾波后整形形成寬帶不同的方波，這些方波代表不同的碼元；鑒頻器確定對應載波頻率，根據(jù)頻率判決對應碼元，實現(xiàn)FSK解調(diào)涉及的帶通濾波FSK整形鑒頻判決輸出技術(shù)問題比調(diào)制難度大，一般要使用帶通濾波器、倍頻器、鎖相環(huán)等，電路較為復雜。（非本設計主要內(nèi)容） 圖35 FSK解調(diào)方框圖第四章 基于max+plusⅡ的2FSK的調(diào)制解調(diào)算法 max+plusⅡ軟件簡介MAX+PLUS II的全稱Multiple Array Matrix and Programmable Logic User System II ，它的中文全稱是復陣列矩陣及可編程邏輯用戶系統(tǒng)。MAX+PLUS II是Altera公司專門為研制PLD而開發(fā)的軟件。從最初的第一代A+PLUS，第二代MAX+plus，發(fā)展到第三代MAX+PLUS II，Altra 公司的開發(fā)工具軟件不斷完善。MAX+PLUS II的版本不斷升級，功能也越來越強大。MAX+PLUS II是一個完全集成化的可編程邏輯設計環(huán)境，能滿足用戶各種各樣的設計需要。它支持Altera公司不同結(jié)構(gòu)的器件，可在多種平臺上運行。MAX+PLUS II具有突出的靈活性和高效性，為設計者提供了多種可自由選擇的設計方法和工具。豐富的圖形界面，可隨時訪問的在線幫助檔案，是用戶能夠快速輕松地掌握和使用MAX+PLUS II軟件。同時，強大的功能能極大地減輕設計者的負擔，使設計者可以快速完成所需設計。使用該軟件，用戶從開始設計邏輯電路到完成器件下載編程一般只需數(shù)小時時間，其中設計的編譯時間僅需數(shù)分鐘。MAX+PLUS II有很多特點：1廣泛的應用范圍。MAX+PLUS II除支持Altera公司的器件外，對別的公司的PLD器件也有很好的支持2與器件獨立。MAX+PLUS II提供了與器件結(jié)構(gòu)獨立的設計環(huán)境和綜合能力，用戶可以在設計過程中不考慮具體的結(jié)構(gòu)；3通用性強 ；4兼容性好；5集成度與自動化程度高；6擁有強大的幫助系統(tǒng)；7易學易用，MAX+PLUS II是高度集成的工具，提供豐富的圖形用戶接口，軟件界面新穎友好，通過短時期學習就能熟練掌握。MAX+PLUS II具有開放的界面，提供豐富的邏輯功能庫供設計人員調(diào)用，還具有開放核的特點，允許設計人員添加自己的宏功能模塊。充分利用這些邏輯功能模塊，可以減輕設計的工作量，成倍縮短開發(fā)周期。MAX+PLUS II軟件支持各種HDL語言設計輸入。在本設計中，主要就是用VHDL語言進行編程的。 2FSK調(diào)制解調(diào)算法 m序列算法 M序列算法部分vhdl程序如下（完整程序見附