【文章內(nèi)容簡(jiǎn)介】 21 所示： 圖 21 FIR 濾波器直接型網(wǎng)絡(luò)結(jié)構(gòu) 從 DSP 的介紹中，第一類線性相位對(duì) h(n)的約束條件： ???? ? jgnjNnj eHenheH ???? ?? ? )()()(10 （ 3） )s i n) ( c o s()s i n) ( c o s(10 ??????? jHnjnnhNn g ?????? (4) 由公 式（ 3），（ 4）我們可以推出： ? ??? ???10 10 c o ss in)(s inc o s)(Nn Nn nnhnnh ?????? （ 5） 移相并利用三角公式化簡(jiǎn)得到： ??? ??10 0)](s in [)(Nn nnh ?? (6) 從數(shù)字信號(hào)處理學(xué)科中知道函數(shù) )(sin)( ?? ?nnh 關(guān)于求和區(qū)間的中心（ N1） /2 奇對(duì)稱，于是我們要求 ? 和 h(n)滿足如下條件： ??? ??? ?? )1()( )( nNhnh ???? 其中對(duì)應(yīng)的有??????????1021NnN? （ 7） 圖 22 線性相位 FIR 濾波器結(jié)構(gòu) 基于 FPGA 的 FIR 濾波器的程序設(shè)計(jì) 7 若 h(n)呈現(xiàn)對(duì)稱特性，即此具有線性相位的濾波器是 FIR 數(shù)字濾波器。濾波器的基礎(chǔ)網(wǎng)絡(luò)結(jié)構(gòu)可以相互進(jìn)行轉(zhuǎn)換。 在前面本文已經(jīng)討論過(guò)， FPGA的實(shí)現(xiàn)中將對(duì)各種方法進(jìn)行比較，找出最優(yōu)設(shè)計(jì)方式。從而達(dá)到減少資源占有和提高系統(tǒng)作業(yè)速度的目的，更好的體現(xiàn)實(shí)時(shí)性的數(shù)字濾波器優(yōu)勢(shì)。 數(shù)字濾波器的設(shè)計(jì)原理 在數(shù)字信號(hào)處理技術(shù)的研究中，一般是使用的三種設(shè)計(jì)方法：窗函數(shù)法，F(xiàn)DATool 直接設(shè)計(jì)法，程序編譯法。本文首先使用窗函數(shù)和 Matlab 軟件共同進(jìn)行設(shè)計(jì)。 隨著軟件技術(shù)的不斷發(fā) 展， Matlab 軟件能給設(shè)計(jì)者帶來(lái)的數(shù)字信號(hào)處理工作已經(jīng)非常的完善和多樣了，設(shè)計(jì)者可以利用 Matlab 軟件進(jìn)行數(shù)字濾波器的設(shè)計(jì)和仿真，而且還可以用這款軟件進(jìn)行設(shè)計(jì)的優(yōu)化。數(shù)字濾波器的一般設(shè)計(jì)步驟如下： 做任何工程或者設(shè)計(jì)，設(shè)計(jì)者都必須要有一個(gè)期望的指標(biāo)用來(lái)限制設(shè)計(jì)范圍。在很多的實(shí)際應(yīng)用中，設(shè)計(jì)者常常都是使用數(shù)字濾波器做選頻的工作。因此，指標(biāo)的形式一半在頻域中給出相位響應(yīng)和幅度。相位響應(yīng)的指標(biāo)形式，一半是指系統(tǒng)在通頻帶中藥有線性相位。幅度指標(biāo)：絕對(duì)指標(biāo)，它給出對(duì)幅度響應(yīng)函數(shù)的要求，一般用于 FIR 濾波器的設(shè)計(jì)。相對(duì)指標(biāo)，以分貝值的形式給出具體限制。 設(shè)計(jì)者做高頻的時(shí)候大概都有一個(gè)模式，就是首先得到技術(shù)指標(biāo)，然后利用我們的技術(shù)和工具讓我們的產(chǎn)品去逼近這個(gè)指標(biāo)。同理我們首先建立以個(gè)目標(biāo)的數(shù)字濾波器模型。一般情況下都是采用理想的數(shù)字濾波器模型，然后去逼近我們想要的目標(biāo)數(shù)字濾波器參數(shù)。 在工作中我們發(fā)現(xiàn)通過(guò)（ 1）、（ 2）之后本文會(huì)得到以差分、系統(tǒng)函數(shù)或者沖擊響應(yīng)這三種方式描述的濾波器。這個(gè)時(shí)候設(shè)計(jì)者可以利用計(jì)算進(jìn)行仿真，在系統(tǒng)中分析技術(shù)指標(biāo)和濾波結(jié)果是否是希望得 到的結(jié)果。 基于 FPGA 的 FIR 濾波器的程序設(shè)計(jì) 8 圖 23 各種理想數(shù)字濾波器的幅度頻率響應(yīng) Matlab 直接 FDAtool 設(shè)計(jì)方式解析 FDATool(Filter Design amp。 Analysis Tool)是 MATLAB 信號(hào)處理工具箱里專用的濾波器設(shè)計(jì)分析工具， 以上的版本還專門增加了濾波器設(shè)計(jì)工具箱 (Filter Design Toolbox)。 FDATool 可以設(shè)計(jì)幾乎所有的基本的常規(guī)濾波器，包括 FIR 和 IIR 的各種設(shè)計(jì)方法。它操作簡(jiǎn)單，方便靈活。 FDATool 界面總共分兩大部分，一部分是 Design Filter，在界面的下半部，用來(lái)設(shè)置濾波器的設(shè)計(jì)參數(shù)，另一部分則是特性區(qū)，在界面的上半部分，用來(lái)顯示濾波器的各種特性。 Design Filter 部分主要分為： Filter Type(濾波器類型 )選項(xiàng)，包括 Lowpass(低通 )、 Highpass(高通 )、Bandpass(帶通 )、 Bandstop(帶阻 )和特殊的 FIR 濾波器。 Design Method(設(shè)計(jì)方法 )選項(xiàng)，包括 IIR 濾波器的 Butterworth(巴特沃思 )法、Chebyshev Type I(切比雪夫 I 型 )法、 Chebyshev Type II(切比雪夫 II 型 ) 法、Elliptic(橢圓濾波器 )法和 FIR濾波器的 Equiripple 法、 LeastSquares(最小乘方 )法、Window(窗函數(shù) )法。 Filter Order(濾波器階數(shù) )選項(xiàng)，定義濾波器的階數(shù)，包括 Specify Order(指定階數(shù) )和 Minimum Order(最小階數(shù) )。在 Specify Order 中填入所要設(shè)計(jì)的濾波器的階數(shù) (N 階濾波器， Specify Order＝ N1)，如果選擇 Minimum Order 則 MATLAB根據(jù)所選擇的濾波器類型自動(dòng)使用最小階數(shù)。 Frenquency Specifications 選項(xiàng)，可以詳細(xì)定義頻帶的各參數(shù)，包括采樣頻率Fs 和頻帶的截止頻率。它的具體選項(xiàng)由 Filter Type 選項(xiàng)和 Design Method 選項(xiàng)決定，例如 Bandpass(帶通 )濾波器需要定義 Fstop1(下阻帶截止頻率 )、 Fpass1(通帶基于 FPGA 的 FIR 濾波器的程序設(shè)計(jì) 9 下限截止頻率 )、 Fpass2(通帶上限截 止頻率 )、 Fstop2(上阻帶截止頻率 )，而Lowpass(低通 )濾波器只需要定義 Fstop Fpass1。采用窗函數(shù)設(shè)計(jì)濾波器時(shí)，由于過(guò)渡帶是由窗函數(shù)的類型和階數(shù)所決定的，所以只需要定義通帶截止頻率，而不必定義阻帶參數(shù)。 FDAtool 設(shè)計(jì)模板及設(shè)計(jì)結(jié)果圖 FIR 8 階低通濾波器總體設(shè)計(jì)參數(shù) 圖 25 FIR 8階低通濾波器總體設(shè)計(jì)參數(shù) 濾波器幅頻響應(yīng) 圖 251 濾波器 幅頻響應(yīng) 基于 FPGA 的 FIR 濾波器的程序設(shè)計(jì) 10 濾波器相頻響應(yīng) 圖 252 濾波器相 頻響應(yīng) 濾波器的幅頻和相頻響應(yīng) 圖 253濾波器的幅頻和相 頻響應(yīng) 沖擊響應(yīng) 圖 254沖擊響應(yīng) 基于 FPGA 的 FIR 濾波器的程序設(shè)計(jì) 11 階躍響應(yīng) 圖 255階躍 響應(yīng) 零點(diǎn)響應(yīng) 圖 256階躍 響應(yīng) 濾波器系數(shù) Export 對(duì)話框 圖 257濾波器系數(shù) Export對(duì)話框 基于 FPGA 的 FIR 濾波器的程序設(shè)計(jì) 12 濾波器系數(shù) 圖 258濾波器系數(shù) 3 FIR數(shù)字濾波器的設(shè)計(jì)方法 程序分析部分 QuartusⅡ及 Verilog HDL 介紹 Quartus II 屬于 Altera 公司的綜合性 PLD 開(kāi)發(fā)軟件，支持原理圖、 VHDL、VerilogHDL 以及 AHDL（ Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD 設(shè)計(jì)流程。 Quartus II 可以在 XP、 Linux 以及 Unix 上使用，除了可以使用 Tcl 腳本完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。 Quartus II 支持 Altera 的 IP 核，包含了 LPM/MegaFunction 宏功能模塊庫(kù)，使用戶可以充分利用成熟的模塊，簡(jiǎn)化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。對(duì)第三方 EDA 工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方 EDA 工具。