半導(dǎo)體制造工藝流程課件-在線瀏覽
2025-04-02 04:30本頁面
【正文】 化（ Oxidation）及沈積，最後進(jìn)行微影、蝕刻及離子植入等反覆步驟，以完成晶圓上電路的加工與制作。二、晶圓針測制程 ? 經(jīng)過 Wafer Fab之制程後，晶圓上即形成一格格的小格 ，我們稱之為晶方或是晶粒（ Die），在一般情形下，同一片晶圓上皆制作相同的晶片，但是也有可能在同一片晶圓 上制作不同規(guī)格的產(chǎn)品；這些晶圓必須通過晶片允收測試，晶粒將會(huì)一一經(jīng)過針測（ Probe）儀器以測試其電氣特性， 而不合格的的晶粒將會(huì)被標(biāo)上記號(hào)（Ink Dot），此程序即 稱之為晶圓針測制程（ Wafer Probe）。半導(dǎo)體制造工藝分類PMOS型雙極型MOS型CMOS型NMOS型BiMOS飽和型 非飽和型TTL I2L ECL/CML半導(dǎo)體制造工藝分類? 一 雙極型 IC的基本制造工藝：? A 在元器件間要做電隔離區(qū)（ PN結(jié)隔離、全介質(zhì)隔離及 PN結(jié)介質(zhì)混合隔離） ECL（不摻金） （非飽和型） 、TTL/DTL （飽和型） 、 STTL （飽和型） B 在元器件間自然隔離 I2L（飽和型）半導(dǎo)體制造工藝分類? 二 MOSIC的基本制造工藝： 根據(jù) 柵工藝分類? A 鋁柵工藝? B 硅 柵工藝? 其他分類1 、（根據(jù)溝道） PMOS、 NMOS、 CMOS2 、（根據(jù)負(fù)載元件） E/R、 E/E、 E/D 半導(dǎo)體制造工藝分類? 三 BiCMOS工藝： A 以 CMOS工藝為基礎(chǔ) P阱 N阱 B 以雙極型工藝為基礎(chǔ)雙極型集成電路和 MOS集成電路優(yōu)缺點(diǎn)雙極型集成電路中等速度、驅(qū)動(dòng)能力強(qiáng)、模擬精度高、功耗比較大CMOS集成電路低的靜態(tài)功耗、寬的電源電壓范圍、寬的輸出電壓幅度（無閾值損失），具有高速度、高密度潛力；可與TTL電路兼容。? 超凈間：潔凈等級(jí)主要由 微塵顆粒數(shù) /m3 I級(jí) 35 3 1 NA10 級(jí) 350 75 30 10 NA100級(jí) NA 750 300 100 NA1000級(jí) NA NA NA 1000 7半導(dǎo)體元件制造過程前段（ Front End）制程 前工序 晶圓處理制程（ Wafer Fabrication；簡稱 Wafer Fab）典型的 PN結(jié)隔離的摻金 TTL電路工藝流程一次氧化襯底制備 隱埋層擴(kuò)散 外延淀積熱氧化隔離光刻隔離擴(kuò)散再氧化基區(qū)擴(kuò)散再分布及氧化發(fā)射區(qū)光刻 背面摻金 發(fā)射區(qū)擴(kuò)散反刻鋁 接觸孔光刻鋁淀積隱埋層光刻基區(qū)光刻再分布及氧化鋁合金淀積鈍化層 中測壓焊塊光刻橫向晶體管刨面圖CB ENPPNPP+ P+PP縱向晶體管刨面圖C B ENPC B ENPN+ p+NPN PNPNPN晶體管刨面圖ALSiO2 BPP+PSUBN+E CN+BLNepiP+P型 Si ρ ? 111晶向 ,偏離 2O~5O晶圓（晶片） 晶圓（晶片）的生產(chǎn)由砂即（二氧化硅）開始，經(jīng)由電弧爐的提煉還原成 冶煉級(jí)的硅，再經(jīng)由鹽酸氯化，產(chǎn)生三氯化硅，經(jīng)蒸餾純化后，透過慢速分 解過程，制成棒狀或粒狀的「多晶硅」。一支 85公分長，重 8寸 硅晶棒，約需 2天半時(shí)間長成。減小集電極串聯(lián)電阻? 2。 雜質(zhì)濃度大2。 與襯底晶格匹配好，以減小應(yīng)力涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜 — 蝕刻 — 清洗— 去膜 清洗 —N+ 擴(kuò)散 (P)外延層淀積1。氧化TepiXjc+Xmc+TBLup+tepioxSiO2N+BLPSUBNepiN+BL第二次光刻 — P+隔離擴(kuò)散孔? 在襯底上形成孤立的外延層島 ,實(shí)現(xiàn)元件的隔離 .SiO2N+BLPSUBNepiN+BLNepiP+ P+P+涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜 — 蝕刻 — 清洗— 去膜 清洗 —P+ 擴(kuò)散 (B)第三次光刻 — P型基區(qū)擴(kuò)散孔決定 NPN管的基區(qū)擴(kuò)散位置范圍SiO2N+BLPSUBNepiN+BLP+ P+P+P P去 SiO2— 氧化 涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜— 蝕刻 — 清洗 — 去膜 — 清洗 — 基區(qū)擴(kuò)散 (B)第四次光刻 — N+發(fā)射區(qū)擴(kuò)散孔? 集電極和 N型電阻的接觸孔 ,以及外延層的反偏孔。光刻 I阱區(qū)光刻，刻出阱區(qū)注入孔 NSi NSiSiO2CMOS集成電路工藝以 P阱硅柵 CMOS為例? 2。去除 SiO2， 長薄氧，長 Si3N4NSiPSi3N4CMOS集成電路工藝以 P阱硅柵 CMOS為例? 4。光 IIIN管場區(qū)光刻， N管場區(qū)注入，以提高場開啟，減少閂鎖效應(yīng)及改善阱的接觸。光 IIIN管場區(qū)光刻，刻出 N管場區(qū)注入孔； N管場區(qū)注入。光 Ⅳ p管場區(qū)光刻， p管場區(qū)注入， 調(diào)節(jié) PMOS管的開啟電壓，生長多晶硅。光 Ⅴ 多晶硅光刻，形成多晶硅柵及多晶硅電阻多晶硅NSiPCMOS集成電路工藝以 P阱硅柵 CMOS為例? 9。形成PMOS管的源、漏區(qū)及 P+保護(hù)環(huán)。光 Ⅶ N管場區(qū)光刻， N管場區(qū)注入，
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1