半導體制造工藝教材-在線瀏覽
2025-04-02 04:28本頁面
【正文】 得了工作性能以及集成度的提高，是亞微米集成電路廣泛采用的一種器件結(jié)構(gòu)，因此本章將主要介紹雙極型集成電路、 CMOS集成電路的制造過程，在同學們在學習各個主要工藝之前對各工藝在集成電路制造中的作用有一個大致的了解，在今后章節(jié)的學習中目的性更強。 ? 器件的隔離 PN結(jié)隔離 未加正向偏壓的 PN結(jié)幾乎無電流流動，因而 PN結(jié)可作器件隔離用，雙極型集成電路中的隔離主要采用 PN結(jié)隔離。1)首先在 P型襯底上采用外延淀積工藝形成 N型外延層。3)去除光刻膠，露出隔離區(qū)上的 N型外延層硅，然后在 N型外延層上進行 P型雜質(zhì)擴散，擴散深度達到襯底，這是雙極型集成電路制造工藝中最費時的一步，使 N型的器件區(qū)域的底部和側(cè)面均被 PN結(jié)所包圍，器件就制作在被包圍的器件區(qū)里。圖 2?2所示為集成電路中采用絕緣體隔離的例子?！∑骷母綦x圖 22 絕緣體隔離 器件的隔離 (LOCOS)工藝1)熱生長一層薄的墊氧層，用來降低氮化物與硅之間的應力。3)刻蝕氮化硅，露出隔離區(qū)的硅。5)去除氮化硅，露出器件區(qū)的硅表面，為制作器件做準備。2)淀積氮化物膜 (Si3N4)，作為氧化阻擋層。4)在掩膜圖形暴露區(qū)域，熱氧化 15~20nm的氧化層，使硅表面鈍化，并可以使淺槽填充的淀積氧化物與硅相互隔離，作為有效的阻擋層可以避免器件中的側(cè)墻漏電流產(chǎn)生。6)淀積二氧化硅進行硅槽的填充。8)去除氮化硅，露出器件區(qū)的硅表面，為制作器件做準備。2)采用磷硅玻璃和回流進行平坦化。4)使用正性光刻膠進行光刻。6)用等離子體刻蝕和濕法刻蝕工藝進行圖形刻蝕。特征尺寸從 0． 8μm到 0． 18μm，晶圓直徑從150mm到 300mm ，原有的制造工藝已無法實現(xiàn)如此小的特征尺寸圖形的制作。 20世紀 90年代 CMOS工藝技術(shù)具有以下特點：1)器件制作在外延硅上 (這樣可以消除在 CZ法拉單晶過程中的 C、 O)?！?CMOS器件制造工藝3)使用側(cè)墻隔離 (防止對源漏區(qū)進行更大劑量注入時，源漏區(qū)的雜質(zhì)過于接近溝道以致可能發(fā)生源漏穿透 )，鈦硅化合物和側(cè)墻隔離解決了硅鋁氧化問題。5)光刻技術(shù)方面使用 Gline(436nm)、 Iline(365nm)、深紫外線DUV(248nm)光源曝光，并使用分辨率高的正性光刻膠，用步進曝光取代整體曝光。7)濕法刻蝕用于覆蓋薄膜的去除?！?CMOS器件制造工藝9)采用快速熱處理系統(tǒng)對離子注入之后的硅片進行退火處理及形成硅化物，能更快、更好地控制制造過程中的熱預算。11)采用多層金屬互連技術(shù)。13)Ti和 TiN成為鎢的阻擋層。15)TiN抗反射涂層的應用，可以減小光刻曝光時駐波和
教學課件相關(guān)推薦
鄂ICP備17016276號-1