【正文】 離子、有機(jī)物殘留物和鈉離子等輕金屬例子。晶圓（晶片）的生產(chǎn)由砂即（二氧化硅）開始，經(jīng)由電弧爐的提煉還原成 解過程，制成棒狀或粒狀的「多晶硅」。后，再利用硅晶種慢慢拉出單晶硅晶棒。8寸 2天半時間長成。晶圓片第一次光刻 — N+埋層擴(kuò)散孔? 1。減小寄生 PNP管的影響SiO2PSUBN+BL要求：1。高溫時在 Si中的擴(kuò)散系數(shù)小，以減小上推3。 VPE（ Vaporous phase epitaxy) 氣相外延生長硅SiCl4+H2→Si+HCl2。? Al—NSi 歐姆接觸： ND≥1019cm3， 　 　　　　　　　SiO2N+BLPSUBNepiN+BLP+ P+P+P PN+去 SiO2— 氧化 涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜— 蝕刻 — 清洗 — 去膜 — 清洗 — 擴(kuò)散第五次光刻 — 引線接觸孔? 　　SiO2N+N+BLPSUBNepiN+BLP+ P+P+PPNepi去 SiO2— 氧化 涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜— 蝕刻 — 清洗 — 去膜 — 清洗第六次光刻 — 金屬化內(nèi)連線：反刻鋁? 　　SiO2ALN+N+BLPSUBNepiN+BLP+ P+P+P PNepi去 SiO2— 氧化 涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜— 蝕刻 — 清洗 — 去膜 — 清洗 — 蒸鋁CMOS工藝集成電路CMOS集成電路工藝以 P阱硅柵 CMOS為例? 1。阱區(qū)注入及推進(jìn)，形成阱區(qū)NSiPCMOS集成電路工藝以 P阱硅柵 CMOS為例? 3。光 II有源區(qū)光刻N(yùn)SiPSi3N4CMOS集成電路工藝以 P阱硅柵 CMOS為例? 5。光刻膠NSiPB+CMOS集成電路工藝以 P阱硅柵 CMOS為例? 6。NSiPCMOS集成電路工藝以 P阱硅柵 CMOS為例? 7。NSiPB+CMOS集成電路工藝以 P阱硅柵 CMOS為例? 8。光 Ⅴ IP+區(qū)光刻， P+區(qū)注入。NSiPB+CMOS集成電路工藝以 P阱硅柵 CMOS為例? 10。光刻膠NSiPAsCMOS集成電路工藝以 P阱硅柵 CMOS為例? 11。PSGNSiP+PP+N+ N+CMOS集成電路工藝以 P阱硅柵 CMOS為例? 12。PSGNSiP+PP+N+ N+CMOS集成電路工藝以 P阱硅柵 CMOS為例? 13。PSGNSiP+PP+N+ N+VDDIN OUTPNSDDS集成電路中電阻 1ALSiO2 R+PP+PSUBN+R VCCN+BLNepi P+基區(qū)擴(kuò)散電阻集成電路中電阻 2SiO2 RN+P+PSUBRN+BLNepi P+發(fā)射區(qū)擴(kuò)散電阻集成電路中電阻 3基區(qū)溝道電阻SiO2 R N+P+PSUBRN+BLNepi P+P集成電路中電阻 4外延層電阻SiO2 RP+PSUBRNepi P+PN+集成電路中電阻 5MOS中多晶硅電阻SiO2Si多晶硅 氧化層其它： MOS管電阻集成電路中電容 1SiO2 AP+PSUBB+N+BLN+E P+NP+IA B+Cjs發(fā)射區(qū)擴(kuò)散層 — 隔離層 — 隱埋層擴(kuò)散層 PN電容集成電路中電容 2MOS電容AlSiO2ALP+PSUBNepiP+N+N+主要制程介紹矽晶圓材料（ Wafer）　 圓晶是制作矽半導(dǎo)體 IC所用之矽晶片，狀似圓形，故稱晶圓。但在整體固態(tài)晶體內(nèi)，眾多小晶體的方向不相，則為復(fù)晶體（或多晶體）。一般清洗技術(shù)工藝 清潔源 容器 清潔效果剝離光刻膠 氧等離子體 平板反應(yīng)器 刻蝕膠去聚合物 H2SO4:H2O=6:1 溶液槽 除去有機(jī)物去自然氧化層 HF:H2O1:50 溶液槽 產(chǎn)生無氧表面旋轉(zhuǎn)甩干 氮?dú)?甩干機(jī) 無任何殘留物RCA1(堿性 ) NH4OH:H2O2:H2O=1:1:溶液槽 除去表面顆粒RCA2(酸性 ) HCl:H2O2:H2O=1:1:5溶液槽 除去重金屬粒子DI清洗 去離子水 溶液槽 除去清洗溶劑光 學(xué) 顯 影 光學(xué)顯影是在感光膠上經(jīng)過曝光和顯影的程序，把光罩上的圖形轉(zhuǎn)換到感光膠下面的薄膜層或硅晶上。關(guān)鍵技術(shù)參數(shù) :最小可分辨圖形尺寸 Lmin(nm) 聚焦深度 DOF曝光方式 :紫外線、 X射線、電子束、極紫外蝕刻技術(shù)（ Etching Technology）蝕刻技術(shù)（ Etching Technology）是將材料使用化學(xué)反應(yīng)物理撞擊作用而移除的技術(shù)。電漿蝕刻中蝕刻的作用，可能是電漿中離子撞擊晶片表面所產(chǎn)生的物理作用，或者是電漿中活性自由基（ Radical）與晶片表面原子間的化學(xué)反應(yīng)，甚至也可能是以上兩者的復(fù)合作用。刻 術(shù) CVD技術(shù)是半導(dǎo)體 IC制程中運(yùn)用極為廣泛的薄膜形成方法，如介電材料（dielectrics）、導(dǎo)體或半導(dǎo)體等薄膜材料幾乎都能用 CVD技術(shù)完成?！?■ ■ ■ 物理氣相沈積（ PVD）主要是一種物理制程而非化學(xué)制程?！VD以真空、測射、離子化或離子束等方法使純金屬揮發(fā)，與碳化氫、氮?dú)獾葰怏w作用，加熱至 400～ 600℃ （約 1～ 3小時）後，蒸鍍碳化物、氮化物、氧化物及硼化物等 1～ 10μm 厚之微細(xì)粒狀薄膜，　 PVD可分為三種技術(shù)： (1)蒸鍍（ Evaporation）； (2)分子束磊晶成長（ Molecular Beam Epitaxy； MBE）； (3)濺鍍（ Sputter）解 金 電 理 相 積 術(shù)? 解離金屬電漿是最近發(fā)展出來的物理氣相沉積技術(shù)，它是在目標(biāo)區(qū)與晶圓之間，利用電漿，針對從目標(biāo)區(qū)濺擊出來的金屬原子，在其到達(dá)晶圓之前，加以離子化。這樣做可以讓這些金屬原子針對極窄、極深的結(jié)構(gòu)進(jìn)行溝填，以形成極均勻的表層，尤其是在最底層的部份。離子植入（ Ion Implant）? 離子植入技術(shù)可將摻質(zhì)以離子型態(tài)植入半導(dǎo)體組件的特定區(qū)域上，以獲得精確的電子特性。離子植入制程可對植入?yún)^(qū)內(nèi)的摻質(zhì)濃度加以精密控制。 學(xué) 械 磨 術(shù) CMP）兼具有研磨性物質(zhì)的 機(jī)械式研磨 與酸堿溶液的 化學(xué)式研磨兩種作用，可以使晶圓表面達(dá)到全面性的平坦化，以利后續(xù)薄膜沉積之進(jìn)行。在 CMP制程的硬設(shè)備中，研磨頭被用來將晶圓壓在研磨墊上并帶動晶圓旋轉(zhuǎn)，至于研磨墊則以相反的方向旋轉(zhuǎn)。影響 CMP制程的變量包括有：研磨頭所施的壓力與晶圓的平坦度、晶圓與研磨墊的旋轉(zhuǎn)速度、研漿與研磨顆粒的化學(xué)成份、溫度、以及研磨墊的材質(zhì)與磨損性等等。制 監(jiān) 一般而言，只有在微影圖案（照相平版印刷的 patterning）與后續(xù)之蝕刻制程執(zhí)行后，才會進(jìn)行微距的量測 。光罩檢測（ Retical檢查） 光罩必須是完美無缺，才能呈現(xiàn)完整的電路圖像，否則不完整的圖像會被復(fù)制到晶圓上。 此外，對已印有電路圖案的圖案晶圓成品而言，則需要進(jìn)行深次微米范圍之瑕疵檢測。一般來說，圖案晶圓檢測系統(tǒng)系以白光或雷射光來照射晶圓表面。 亦由于銅的抗電子遷移（電版移民）能力比鋁好，因此可減輕其電移作用，提高芯片的可靠度。 以塑膠構(gòu)裝中打線接合為例，其步驟依序?yàn)榫懈睿╠iemountdiebond）、封膠（ mold）、剪切 /成形（ trimform）、印字（ mark）、電鍍（ plating）及檢驗(yàn)（ inspection）等。晶粒（ die）切割分離。 晶圓黏片，而後再送至晶片切割機(jī)上