半導(dǎo)體制造工藝流程課件-文庫(kù)吧
2025-02-19 04:30 本頁(yè)面
【正文】 管的影響SiO2PSUBN+BL要求：1。 雜質(zhì)濃度大2。高溫時(shí)在 Si中的擴(kuò)散系數(shù)小，以減小上推3。 與襯底晶格匹配好，以減小應(yīng)力涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜 — 蝕刻 — 清洗— 去膜 清洗 —N+ 擴(kuò)散 (P)外延層淀積1。 VPE（ Vaporous phase epitaxy) 氣相外延生長(zhǎng)硅SiCl4+H2→Si+HCl2。氧化TepiXjc+Xmc+TBLup+tepioxSiO2N+BLPSUBNepiN+BL第二次光刻 — P+隔離擴(kuò)散孔? 在襯底上形成孤立的外延層島 ,實(shí)現(xiàn)元件的隔離 .SiO2N+BLPSUBNepiN+BLNepiP+ P+P+涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜 — 蝕刻 — 清洗— 去膜 清洗 —P+ 擴(kuò)散 (B)第三次光刻 — P型基區(qū)擴(kuò)散孔決定 NPN管的基區(qū)擴(kuò)散位置范圍SiO2N+BLPSUBNepiN+BLP+ P+P+P P去 SiO2— 氧化 涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜— 蝕刻 — 清洗 — 去膜 — 清洗 — 基區(qū)擴(kuò)散 (B)第四次光刻 — N+發(fā)射區(qū)擴(kuò)散孔? 集電極和 N型電阻的接觸孔 ,以及外延層的反偏孔。? Al—NSi 歐姆接觸： ND≥1019cm3， SiO2N+BLPSUBNepiN+BLP+ P+P+P PN+去 SiO2— 氧化 涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜— 蝕刻 — 清洗 — 去膜 — 清洗 — 擴(kuò)散第五次光刻 — 引線接觸孔? SiO2N+N+BLPSUBNepiN+BLP+ P+P+PPNepi去 SiO2— 氧化 涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜— 蝕刻 — 清洗 — 去膜 — 清洗第六次光刻 — 金屬化內(nèi)連線：反刻鋁? SiO2ALN+N+BLPSUBNepiN+BLP+ P+P+P PNepi去 SiO2— 氧化 涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜— 蝕刻 — 清洗 — 去膜 — 清洗 — 蒸鋁CMOS工藝集成電路CMOS集成電路工藝以 P阱硅柵 CMOS為例? 1。光刻 I阱區(qū)光刻，刻出阱區(qū)注入孔 NSi NSiSiO2CMOS集成電路工藝以 P阱硅柵 CMOS為例? 2。阱區(qū)注入及推進(jìn)，形成阱區(qū)NSiPCMOS集成電路工藝以 P阱硅柵 CMOS為例? 3。去除 SiO2， 長(zhǎng)薄氧，長(zhǎng) Si3N4NSiPSi3N4CMOS集成電路工藝以 P阱硅柵 CMOS為例? 4。光 II有源區(qū)光刻N(yùn)SiPSi3N4CMOS集成電路工藝以 P阱硅柵 CMOS為例? 5。光 IIIN管場(chǎng)區(qū)光刻， N管場(chǎng)區(qū)注入，以提高場(chǎng)開(kāi)啟，減少閂鎖效應(yīng)及改善阱的接觸。光刻膠NSiPB+CMOS集成電路工藝以 P阱硅柵 CMOS為例? 6。光 IIIN管場(chǎng)區(qū)光刻，刻出 N管場(chǎng)區(qū)注入孔； N管場(chǎng)區(qū)注入。NSiPCMOS集成電路工藝以 P阱硅柵 CMOS為例? 7。光 Ⅳ p管場(chǎng)區(qū)光刻， p管場(chǎng)區(qū)注入， 調(diào)節(jié) PMOS管的開(kāi)啟電壓，生長(zhǎng)多晶硅。NSiPB+CMOS集成電路工藝以 P阱硅柵 CMOS為例? 8。光 Ⅴ 多晶硅光刻，形成多晶硅柵及多晶硅電阻多晶硅NSiPCMOS集成電路工藝以 P阱硅柵 CMOS為例? 9。光 Ⅴ IP+區(qū)光刻， P+區(qū)注入。形成PMOS管的源、漏區(qū)及 P+保護(hù)環(huán)。NSiPB+CMOS集成電路工藝以 P阱硅柵 CMOS為例? 10。光 Ⅶ N管場(chǎng)區(qū)光刻， N管場(chǎng)區(qū)注入，形成 NMOS的源、漏區(qū)及 N+保護(hù)環(huán)。光刻膠NSiPAsCMOS集成電路工藝以 P阱硅柵 CMOS為例? 11。長(zhǎng) PSG（磷硅玻璃）。PSGNSiP+PP+N+ N+CMOS集成電路工藝以 P阱硅柵 CMOS為例? 12。光刻 Ⅷ 引線孔光刻。PSGNSiP+PP+N+ N+CMOS集成電路工藝以 P阱硅柵 CMOS為例? 13。光刻 Ⅸ 引線孔光刻（反刻 AL）。PSGNSiP+PP+N+ N+VDDIN OUTPNSDDS集成電路中電阻 1ALSiO2 R+PP+PSUBN+R VCCN+BLNepi P+基區(qū)擴(kuò)散電阻集成電路中電阻 2SiO2 RN+P+PSUBRN+BLNepi P+發(fā)射區(qū)擴(kuò)散電阻集成電路中電阻 3基區(qū)溝道電阻SiO2 R N+P+PSUBRN+BLNepi P+P集成電路中電阻 4外延層電阻SiO2 RP+PSUBRNepi P+PN+集成電路中電阻 5MOS中多晶硅電阻SiO2Si多晶硅 氧化層其它： MOS管電阻集成電路中電容 1SiO2 AP+PSUBB+N+BLN+E P+NP+IA B+Cjs發(fā)射區(qū)擴(kuò)散層 — 隔離層 — 隱埋層擴(kuò)散層 PN電容集成電路中電容 2MOS電容AlSiO2ALP+PSUBNepiP+N+N+微電子制造工藝IC常用術(shù)語(yǔ) 圓片：硅片芯片 (Chip, Die)：6?、 8 ?：硅（園）片直徑： 1 ?＝ 6??150mm。 8??200mm。 12??300mm。 亞微米 1?m的設(shè)計(jì)規(guī)范
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1