【正文】 向內部靜態(tài)存儲單元加載編程數據來實現(xiàn)的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與 I/O 間的聯(lián)接方式 ,并最終決定了 FPGA 所能實現(xiàn)的功能 , FPGA 允許無限次的編程 . FPGA 技術的發(fā)展及應用 FPGA 正處于高速發(fā)展時期，新型芯片的規(guī)模越大，成本也越來越低，低端的 FPGA已逐步取代了傳統(tǒng)的數字元件， 高端的 FPGA將會成為今后競爭的主流。它極大地提高了設計靈活性并縮短了產品上市時間，在通信、工業(yè)控制、航空領域中廣泛應用。特別是在航空航天及軍工等特殊領域，美國等少數國家對先進的技術保持封鎖。國內 IC 企業(yè)介入FPGA 的時間并不長，多數公司還處于學習階段 。這里的代表性產品就是 Altera 公司的 Quartus II 開發(fā)軟件和 Xilinx 公司的ISE 開發(fā)軟件。從最初的基于 DOS 的 A+Plus，發(fā)展到 Max+Plus， 1991 年推出基于 Windows 的開發(fā)工具 Max+Plus II。設計者無須精通器件內部的復雜結構，而只需要使用自己熟悉的設計輸入工具（如原理圖或者 HDL 語言）把自己的設計輸入到計算機中， Max+Plus II 就會自動把這些設計轉換成最終結構所需的格式，用戶只要把最后生成的配置數據通過下載電纜下載到芯片中，即完成了所有的工作。而且，隨著器件結構和性能的不斷提高，器件集成度的不斷擴大， Altera 始終能夠同步推出與之相適應的開發(fā)工具，滿足了設計者的要求，近年來一直保持著一年一個新版本的更新進度。這里的代表性產品就是 Altera 公司的 Quartus II 開發(fā)軟件和 Xilinx 公司的ISE 開發(fā)軟件。從最初的基于 DOS 的 A+Plus，發(fā)展到 Max+Plus， 1991 年推出基于 Windows 的開發(fā)工具 Max+Plus II。設計者無需精通器件內部的復雜結構，而只需要使用自己熟悉的設計輸入 工具（如原理圖或者 HDL 語言）把自己的設計輸入到計算機中， Max+Plus II 就會自動把這些設計轉換成最終結構所需的格式， 用戶只要把最后生成的配置數據通過下載電纜下載到芯片中，即完成了所有的工作。而且，隨著器件結構和性能的不斷提高，器件集成度 的不斷擴大， Altera 始終能夠同步推出與之相適應的開發(fā)工具，滿足了設計者的要求，近年來一直保持這一年一個新版本的更新進度 。 Quartus II 軟件支持基于 VHDL 與 Verilog HDL等硬件描述語言的設計和基于圖形的設計，內部嵌有 VHDL和 Verilong HDL的邏輯綜合器，也支持利用第三方的綜合工具進行邏輯綜合。 Quartus II 軟件除了進行基于 FPGA 的一般的數字系統(tǒng)開發(fā)外。 Quartus II 軟件的設計流程遵循典型的 FPGA 設計流程，包括設計輸入，綜合，布局布線，時序分析，仿真驗證，編程配置等設計步驟，以及與布局布線有關的功耗分析，調試，工程更改管理，與 時序分析和仿真驗證有關的時序逼近。 數字濾波器由數字乘法器、加法器和延時單元組成的一種算法或裝置。 數字濾波器一詞出現(xiàn)在 60 年代中期。 數字濾波器是一個 離散時間系統(tǒng) （按預定的算法，將輸入 離散時間信號 轉換為 所 要求的輸出離散時間信號的特定功能裝置）。數字濾波器輸入信號的抽樣率應大于被處理信號帶寬的兩倍，其頻率響應具有以抽樣頻率為間隔的周期重復特性，且以折疊頻率即 1/2 抽樣頻率點呈 鏡像 對稱。數字濾波器具有高精度、高可靠性、可程控改變特性或復用、便于集成等優(yōu)點。 數字濾波器有低通、高通、帶通、帶阻和全通等類型。應用最廣的是線性、時不變數字濾波器，以及 FIR 濾波器。它可以是時不變的或時變的、因果的或非因果的、線性的或非線性的。 FIR 濾波器：有限長單位沖激響應濾波器，是 數字信號處理 系統(tǒng)中最基本的元件，它可以在保證任意幅頻特性的同時具有嚴格的線性相頻特性，同時其單位 抽樣響應是有限長的，因而濾波器是穩(wěn)定的系統(tǒng)。 因此， FIR 濾波器在通信、圖像處理、 模式識別 等領域都有著廣泛的應用。設計方法過去主要包括窗函數法和最優(yōu)化方法（等同波紋法）。 在 本次 設計過程中，運用 的是 Altera 公司的 Quartus II 軟 件 中的一款 DSP Builder 設計工具， 與 MATLAB 相結合， 利用 MATLAB 中自帶的濾波器模塊與 DSP Builder 中所包含的 FPGA 模塊構建 FIR 數字濾波器，并在 Simulink中實現(xiàn)仿真。 數字信號處理與模擬信號處理 相比有許多優(yōu)點，如相對于溫度和工藝的變化，數字信號要比模擬信號更穩(wěn)健，在數字表示中可以改變信號的字長來更好的控制精度，與模擬信號中信號和噪聲同時被放大不同， DSP 技術可以在放大信號的同時將噪聲和干擾去除，數字信號還可以不帶誤差的被存儲和恢復，發(fā)送和接收，處理和操控。與通用計算機技術先在緩存器存儲數據再按批作業(yè)處理不同，DSP 的硬件實現(xiàn)應該首先滿足實時處理的流量約束的要求，從信號源周期地接受新的輸入采樣必須即時進行處理。 在 DSP 系統(tǒng)中，一旦所有的輸入數據有效，就可以執(zhí)行任何的處理任務或計算，在這個意義上，這些系統(tǒng)由數據流同步，而不是由系統(tǒng)的時鐘同步，這使得 DSP 系統(tǒng)可以利用沒有全局時鐘要求的異步電路， DSP 算法由對一個無限時間序列重復地執(zhí)行相同代碼不終止的程序來描述。迭代周期是執(zhí)行算法的一個 迭代要求的時間，它的倒數是迭代率。 在進行計算的組合邏輯電路中，從 輸入到輸出的最長路徑定義為關鍵通道。 DSP 系統(tǒng)通常是利用時序電路來實現(xiàn)的，其中關鍵通道是由任何兩個寄存元件（或延遲元件） 之間的最長路徑來定義的。 等待時間定義為由系統(tǒng)接受相應的輸入到產生一個輸出之間的時間差。對于時序系統(tǒng)，等待時間通常按照時鐘周期數來表示。 FPGA 實現(xiàn) DSP 的特點 要實現(xiàn)一個基本的數字信號處理系統(tǒng)，需要加法器，乘法器和存儲器。 要采用 FPGA 實現(xiàn) DSP 算法，必須經過量化?？梢圆捎萌缦鹿奖硎? )()()( 01 knxknxny Mk kNk k ba ???? ?? ?? 在 公式 中 ，系數 ak ， bk 通常都是通過理論計算或者 MATLAB 工具計算得到的。 無論是無限精度還是雙精度浮點數， FPGA 芯片都是無法直接處理的。量化采用的二進制位數越多，精度越高，但耗費的 FPGA 資源就越多，設計中根據系統(tǒng)的指標對精度和資源進行折衷。此外，在有限精度（有限字長）情況下，不同運算結構的誤差 ，穩(wěn)定性是不同的。 實現(xiàn)嵌入式 DSP 系統(tǒng)，已經不能像一般的數字系統(tǒng)的設計那樣，從寄存器傳輸級利用硬件描述語言直接進行描述， 而是要先脫離開硬件實現(xiàn)的結構，從算法的角度對所涉及的系統(tǒng)進行建模，方針和優(yōu)化。 FPGA 的 DSP 系統(tǒng)實現(xiàn)高性能的數字信號處理，主要基于三個因素： (1) 高度的并行性： FPGA 能實現(xiàn)高性能數字信號處理是因 為 FPGA 是高度并 行處理的引擎，對于多通道的 DSP 設計是理想的器件 。 DSP Builder 設計工具 及設計規(guī)則 DSP Builder 是一個系統(tǒng)級（或算法級）設計工具 。 DSP Builder 構架在多個軟件工具之上，并把系統(tǒng)級和 RTL 級兩個設計領域的設計工具連接起來，最大程度地發(fā)揮了兩種工具的優(yōu)勢。 使用 DSP Builder 模塊迅速生成 Simulink 系統(tǒng)建模硬件?？梢允褂肈SP Builder 模型中的 MegaCore 功能實現(xiàn)復雜功能的集成。所以需要將 Simulink 中雙精度浮點數轉換成 FPGA 中的定點數。因此，浮點值必須轉換為定點值。一般情況下，轉換為較多的位數精度較高，但是需要較多的硬件資源，對于設計者來說，就是在資源與性能之間找到一個折衷的方案， 以達到最高的性價比。 值得注意的是，在 Simulink 中的失序模塊時鐘引腳是不顯示的，但是當該模塊通過DSP Builder 轉換為 VHDL 語言后，將會在這些時序模塊上自動加上時鐘引腳，默認的時鐘引腳為 clock，默認的低電平復位引腳名稱為 aclr。 DSP Builder 模塊可以利用多個 Simulink 采樣周期運行。時鐘域也可以在 DSP Builder 的速率變更模塊（如Tsamp） 資源中進行規(guī)定。 （ 3） 時序關系對比 在 DSP Builder 和 Simulink 中驚醒仿真的方法，時序模型，驅動和輸出之間的存在關系對比。 利用 MATLAB 工具箱濾波器設計工具設計濾波器， FDATool 初始界面如圖 所示， 濾波器 參數確定 利用MATLAB 工具箱設計濾波器 濾波器 系數確定并量化 DSP Builder設計工具中 濾波器模塊 乘加子系統(tǒng)的搭建 DSP Builder設計工具中 濾波器模塊 MATLAB 工具箱中的 濾波器模塊 FIR 濾波器模型的建立 圖 FDATool 初始界面 根據給出濾波器設計要求，修改參數。參數設置完成后，自動 完成濾波器的設計，并給出濾波器幅頻響應圖，如圖 所示。 導出系數文件 濾波器設計完成后， 設置導出系數文件的格式與數據類型， 導出窗口如圖 所示， 圖 導出系數文件格式和數據類型 導出并 自動打開系數文件。 圖 濾波器雙