【正文】 作，它與傳統(tǒng)算法實(shí)現(xiàn)乘累加運(yùn)算的不同在于執(zhí)行部分積運(yùn)算的先后順序不同。就小位寬來(lái)說(shuō)，AD 算法設(shè)計(jì)的 FIR濾波器的速度可以顯著的超過(guò)基于 MAC的設(shè)計(jì)。FIR數(shù)字濾波器的實(shí)現(xiàn)，大體可以分為軟件實(shí)現(xiàn)和硬件實(shí)現(xiàn)方法兩種。利用計(jì)算機(jī)的存儲(chǔ)器、運(yùn)算器和控制器把濾波所要完成的運(yùn)算編成程序通過(guò)計(jì)算機(jī)來(lái)執(zhí)行，軟件可由使用者自己編寫，也可以使用現(xiàn)成的。但是這種方法速度慢，難以對(duì)信號(hào)進(jìn)行實(shí)時(shí)處理，雖然可以用快速傅立葉變換算法來(lái)加快計(jì)算速度，但要達(dá)到實(shí)時(shí)處理要付出很高的代價(jià)，因而多用于教學(xué)與科研。它主要數(shù)字運(yùn)算單元是一個(gè)乘累加器(Multiplyaccumulator MAC)，能夠在一個(gè)機(jī)器周期內(nèi)完成一次乘累加運(yùn)算，配有適合于信號(hào)處理的指令，具備獨(dú)特的循環(huán)尋址和倒序?qū)ぶ纺芰?。?）采用固定功能的專用信號(hào)處理器來(lái)實(shí)現(xiàn)，適用于過(guò)程固定而又追求高速的信號(hào)處理任務(wù)，是以指定的算法來(lái)確定它的結(jié)構(gòu)，使用各種隨機(jī)邏輯器件組成的信號(hào)處理器。二者相比，固定功能的 DSP專用器件可以提供很好的實(shí)時(shí)性能，但其靈活性差，研發(fā)周期長(zhǎng)，難度也比較大；DSP 處理器的成本低且速度較快，靈活性好，但由于軟件算法在執(zhí)行時(shí)的順序性，限制了它在高速和實(shí)時(shí)系統(tǒng)中的應(yīng)用?，F(xiàn)在，大規(guī)?？删幊踢壿嬈骷閿?shù)字信號(hào)處理提供了一種新的實(shí)現(xiàn)方案。采用現(xiàn)場(chǎng)可編程門陣列 FPGA來(lái)實(shí)現(xiàn) FIR數(shù)字濾波器，既兼顧 ASIC器件(固定功能 DSP專用芯片)的實(shí)時(shí)性、又具有 DSP處理器的靈活性。用 FPGA設(shè)計(jì)的產(chǎn)品還具有體積小、速度快、重量輕、功耗低、可靠性高、仿制困難、上批量成本低等優(yōu)點(diǎn)。所以如何減小查找表的規(guī)模成為尚待解決的問(wèn)題。第二節(jié)主要介紹了 FIR數(shù)字濾波器的原理以及線性相位 FIR濾波器的結(jié)構(gòu)和設(shè)計(jì)方法。第四節(jié)首先利用 Matlab制定設(shè)計(jì)指標(biāo)，提取 16階 FIR低通數(shù)字濾波器的抽頭數(shù)并進(jìn)行量化。最后介紹了 A/D、D/A 模塊的具體設(shè)計(jì)方法，給出了電路原理圖。2 FIR數(shù)字濾波器設(shè)計(jì) 數(shù)字濾波器基礎(chǔ)數(shù)字濾波器在數(shù)字信號(hào)處理中屬于預(yù)處理的部分，因而起著基礎(chǔ)性的作用，數(shù)字濾波器包括 IIR和 FIR數(shù)字濾波器。下面將首先介紹一下數(shù)字濾波器，然后重點(diǎn)討論 FIR數(shù)字濾波器的設(shè)計(jì)原理和結(jié)構(gòu) [4]。圖中，x(t)為模擬信號(hào)，經(jīng)過(guò) A/D轉(zhuǎn)換器后變?yōu)橐粋€(gè)有著先后順序的數(shù)字序列 x(n)。H(z)為該數(shù)字濾波系統(tǒng)的單位脈沖響應(yīng)h(n)的 Z變換，即： （21?????nnzhzH)()(）若 h(n)為無(wú)限長(zhǎng)序列，則得到的數(shù)字濾波器為 IIR數(shù)字濾波器，又稱遞歸濾波器；反之，若 h(n)為有限長(zhǎng)序列，則得到的數(shù)字濾波器為 FIR濾波器，也稱非遞歸濾波器。y ( n )x ( t ) x ( n )A / DH ( Z )圖 21 數(shù)字濾波系統(tǒng)IIR濾波器主要是基于對(duì)模擬濾波器如巴特沃斯濾波器、橢圓濾波器等的幅頻響應(yīng)進(jìn)行逼近，而其相頻響應(yīng)是非線性的。這使得 FIR數(shù)字濾波器在信號(hào)無(wú)失真?zhèn)鬏敗?shù)據(jù)通信、圖像傳輸與處理、語(yǔ)音信號(hào)處理等有線性相位要求的領(lǐng)域應(yīng)用廣泛。 FIR數(shù)字濾波器的結(jié)構(gòu)由于 FIR數(shù)字濾波器實(shí)現(xiàn)算法的不同，我們可以把 FIR濾波器的結(jié)構(gòu)劃分為直接型、級(jí)聯(lián)型、頻率采樣型和快速卷積型四種基本形式。（1）直接型結(jié)構(gòu)由式 22可直接畫出 FIR數(shù)字濾波器的直接型結(jié)構(gòu)，如圖 22所示。對(duì)于使用 FPGA開(kāi)發(fā) FIR數(shù)字濾波器，這樣的結(jié)果顯然不令人滿意。以嚴(yán)格線性相位，N 為偶數(shù)的 FIR濾波器為例，如圖 23所示。這樣，每產(chǎn)生一個(gè)輸出，經(jīng)過(guò) 次乘法， 次加法，比原2/N1?來(lái)減少 次乘法。x （ n ) 1?z1?1?z1?1?z1??22?2L?2h ( 0 )y ( n )圖 24 級(jí)聯(lián)型結(jié)構(gòu)從圖中可以看出，級(jí)聯(lián)型結(jié)構(gòu)每產(chǎn)生一個(gè)輸出，需要 次乘法， 次加1?N1?法。 FIR數(shù)字濾波器設(shè)計(jì)方法FIR數(shù)字濾波器的設(shè)計(jì)方法主要有三種：時(shí)窗函數(shù)法、頻率采樣法和等波紋設(shè)計(jì)法 [6]。 窗函數(shù)法一個(gè)理想低通濾波器的幅頻特性如圖 25所示。為了能夠得到一個(gè)可實(shí)現(xiàn)的系統(tǒng)，可以將截取一部分，并順序右移，使之成為一個(gè)因果的有限長(zhǎng)序列?？梢灶A(yù)見(jiàn)，使用這種方法截取的序列越長(zhǎng)，對(duì)理想的幅頻特性逼近的越好。矩形窗的表達(dá)式為： ， 為整數(shù)。吉布斯效應(yīng)直接影響到濾波器的性能，因?yàn)橥◣?nèi)的波動(dòng)會(huì)影響到濾波器的平穩(wěn)性，阻帶內(nèi)的波動(dòng)則影響阻帶最小衰減。(2)旁瓣幅度下降速度要快，以利增加阻帶衰減。但是這幾個(gè)標(biāo)準(zhǔn)之間彼此是有矛盾的，即主瓣寬度越大，旁瓣水平才可能越低。因此，實(shí)際選用的窗函數(shù)往往是它們的折中。六種窗函數(shù)的主要參數(shù)如表22所示。一般阻帶最小衰減達(dá)到 40dB以上，則通帶最大衰減就小于 。（4）求的所設(shè)計(jì)的 FTR 的單位抽樣響應(yīng) )()(nwhd 1,.0?? （5）求 ，檢驗(yàn)是否滿足設(shè)計(jì)要求，如不滿足，則需重新設(shè)計(jì)。頻率設(shè)計(jì)法的基本設(shè)計(jì)流程如圖 26所示。對(duì)于 偶對(duì)稱的情況來(lái)說(shuō)，線性相位條件如下：1)(???nNh)(nh （26)(wjgjwdeHe??） （27N)1(2)(??）令 代入式（26 ） 、 （27） ，得到Nkw/2?? （28)()(kjgdeHk??）式中， NkwggH/2|)()(? k/|?? ，N 為奇數(shù)gg? ，N 為偶數(shù)。采樣點(diǎn)之間的理想頻率特性變化越陡，則內(nèi)插值與理想值之間的誤差就越大，因而在理想頻率響應(yīng)特性的不連續(xù)點(diǎn)附近，就會(huì)產(chǎn)生肩峰和波紋；反之，理想頻率響應(yīng)特性變化越平緩，則內(nèi)插值越接近理想值，逼近誤差小。過(guò)渡帶的采樣點(diǎn)個(gè)數(shù) m與所設(shè)計(jì)的濾波器的阻帶最小衰減 有關(guān)，具體如表s?23所示。s?B. 根據(jù)過(guò)渡帶寬度 的要求，估算濾波器的長(zhǎng)度。D. 對(duì) 進(jìn)行頻域等間隔 N點(diǎn)采樣，得到 。k)(nh 等波紋最佳逼近法等波紋最佳逼近法是基于最大誤差最小化的設(shè)計(jì)原則。定義加權(quán)幅度誤差函數(shù)為 (210))]()[(wHWwed??，式中 為幅度誤差加權(quán)函數(shù)，用來(lái)控制不同頻帶的幅度逼近誤差。設(shè)計(jì)過(guò)程中 是由設(shè)計(jì)者根據(jù)通帶最大衰減 和阻帶最小衰減)( p?的指標(biāo)要求取定的已知函數(shù)。濾波器的通帶最大衰減 和阻帶最小衰減 與通帶和阻帶的振蕩波紋幅度p?s?和 的換算關(guān)系為：12 (212)102/1???p?? (213)2s等波紋最佳逼近法的設(shè)計(jì)，在于找到濾波器的系數(shù)向量 ，使得在通帶)(nh和阻帶 頻帶內(nèi)的最大絕對(duì)值幅度誤差 為最小。 一般情況下，估)(nh計(jì)濾波器長(zhǎng)度 N的凱塞經(jīng)驗(yàn)公式為： (214)1)2/(?????psw綜上，用等波紋最佳逼近法設(shè)計(jì) FIR數(shù)字濾波器的步驟為：（1）根據(jù)濾波器的設(shè)計(jì)指標(biāo)要求：邊界頻率、通帶最大衰減 、阻帶最小衰p?減 等，估計(jì)濾波器的長(zhǎng)度，并確定幅度誤差加權(quán)函數(shù)。)(nh 三種設(shè)計(jì)方法的比較 綜述可得，窗函數(shù)法設(shè)計(jì)的基本思想是把給定的頻率響應(yīng)通過(guò)離散時(shí)間傅里葉逆變換IDTFT（Inverse Discrete Time Fourier Transform） ，求得脈沖響應(yīng)，然后利用加窗函數(shù)對(duì)它進(jìn)行截?cái)嗪推交詫?shí)現(xiàn)一個(gè)物理可實(shí)現(xiàn)且具有線性相位的 FIR 數(shù)字濾波器的設(shè)計(jì)目的。 比較以上三種濾波器的設(shè)計(jì)方法，在同樣的階數(shù)下，等波紋切比雪夫逼近法可以獲得最佳的頻率特性和衰耗特性，具有通帶和阻帶平坦，過(guò)渡帶窄等優(yōu)點(diǎn)。窗函數(shù)設(shè)計(jì)法在階數(shù)較低時(shí)，阻帶特性基本滿足設(shè)計(jì)要求，當(dāng)濾波器階數(shù)較高時(shí)，使用漢寧窗、海明窗、布萊克曼窗和凱澤窗即可以達(dá)到阻帶衰耗要求3 FPGA 設(shè)計(jì)優(yōu)點(diǎn)以及分布式算法 使用 FPGA器件進(jìn)行開(kāi)發(fā)的優(yōu)點(diǎn)使用 FPGA器件設(shè)計(jì)數(shù)字電路，不僅可以簡(jiǎn)化設(shè)計(jì)過(guò)程，而且可以降低整個(gè)系統(tǒng)的體積和成本，增加系統(tǒng)的可靠性。使用 FPGA器件設(shè)計(jì)數(shù)字系統(tǒng)電路的主要優(yōu)點(diǎn)如下：（1）設(shè)計(jì)靈活使用 FPGA器件，可以不受標(biāo)準(zhǔn)系列器件在邏輯功能上的限制。（2）增大功能密集度功能密集度是指在給定的空間能集成的邏輯功能數(shù)量。用 FPGA器件實(shí)現(xiàn)數(shù)字系統(tǒng)時(shí)用的芯片數(shù)量少，從而減少芯片的使用數(shù)目，減少印刷線路板面積和印刷線路板數(shù)目，最終導(dǎo)致系統(tǒng)規(guī)模的全面縮減。具有較高集成度的系統(tǒng)比用許多低集成度的標(biāo)準(zhǔn)組件設(shè)計(jì)的相同系統(tǒng)具有高得多的可靠性。（4）縮短設(shè)計(jì)周期出于 FPGA器件的可編程性和靈活性，用它來(lái)設(shè)計(jì)一個(gè)系統(tǒng)所需時(shí)間比傳統(tǒng)方法大為縮短。同時(shí)，在樣機(jī)設(shè)計(jì)成功后，由于開(kāi)發(fā)工具先進(jìn)，自動(dòng)化程度高，對(duì)其進(jìn)行邏輯修改也十分簡(jiǎn)便迅速。（5）工作速度快FPGA/CPLD器件的工作速度快，一般可以達(dá)到幾百兆赫茲，遠(yuǎn)遠(yuǎn)大于 DPS器件。（6）增加系統(tǒng)的保密性能很多 FPGA器件都具有加密功能，在系統(tǒng)中廣泛的使用 FPGA器件可以有效防止產(chǎn)品被他人非法仿制。首先，使用 FPGA器件修改設(shè)計(jì)方便，設(shè)計(jì)周 FPGA器件進(jìn)行系統(tǒng)設(shè)計(jì)能節(jié)約成本?？傊?，使用 FPGA器件進(jìn)行系統(tǒng)設(shè)計(jì)能節(jié)約成本 [7]。 ?????10)(*,Nnxcxy= （3[][][1]cN+?1）進(jìn)一步假設(shè)系數(shù) 是已知常數(shù)， 是變量。首選方法是利用一個(gè) LUT實(shí)現(xiàn)映射])[,(f。各個(gè)映射 都由相]1[,0??xb? ])[,(nxcfb ])[,(nxcfb應(yīng)的二次冪加權(quán)并累加。在 N次查詢循環(huán)后就能完成了對(duì)內(nèi)積 y的計(jì)算 [8]。在補(bǔ)碼中，最高位有效位用來(lái)區(qū)別正數(shù)和負(fù)數(shù)。所1023410???以我們將采用下面的(B+1)位表示方法： （3?????10][2][2][Bbnxxn6）與式（33）聯(lián)立得到輸出 y的定義如下： （37）???10])[,(2])[,(2BbNnBB nxcfxncfy要實(shí)現(xiàn)有符號(hào) DA系統(tǒng)，可以通過(guò)兩種選擇來(lái)修改無(wú)符號(hào) DA系統(tǒng)。4 基于 FPGA的 FIR濾波器設(shè)計(jì)本章為全文的核心內(nèi)容，首先確定基于 Matlab的 FIR數(shù)字低通濾波器的指標(biāo)系數(shù)，再利用分布式算法結(jié)構(gòu)， VHDL硬件語(yǔ)言完成設(shè)計(jì)與仿真，最后實(shí)現(xiàn)硬件系統(tǒng)以及硬件測(cè)試。 Analysis Tool（FDATOOL ）就可以看到如圖 41的FDATOOL界面。圖 41 FDATOOL界面圖 42 幅度特性曲線圖 43 相位特性曲線沖激響應(yīng)曲線 參數(shù)提取與量化利用 Matlab軟件的 FDATOOL圖形用戶界面工具，輸入設(shè)計(jì)指標(biāo)后便會(huì)自動(dòng)生成所設(shè)計(jì)的 FIR低通數(shù)字濾波器的系數(shù)即抽頭數(shù)，一般線性相位的 FIR低通數(shù)字濾波器的單位沖激響應(yīng)都為實(shí)數(shù)，滿足奇或偶對(duì)稱的條件。沖激系數(shù)輸出對(duì)話框保存并關(guān)閉當(dāng)前窗口回到工作空間，在命令區(qū)輸入 Num回車，出現(xiàn)以下圖如上圖所示，根據(jù)設(shè)計(jì)所求出的 16階 FIR低通數(shù)字濾波器的系數(shù)是實(shí)數(shù)，而在FPGA硬件仿真中要求輸入的數(shù)據(jù)為整數(shù)，因此在這里，要對(duì)系數(shù)做歸一化處理，即將 h(n)擴(kuò)大 =2048倍，再分別進(jìn)行四舍五入處理，最后轉(zhuǎn)化為 12位二進(jìn)制補(bǔ)12碼（有效位為 11位，最高位為符號(hào)位）結(jié)果如下所示：h(0)=h(15)=82h(1)=h(14)=77h(2)=h(13)=35h(3)=h(12)=44h(4)=h(11)=149h(5)=h(10)=259h(6)=h(9)=351h(7)=h(8)=403 FIR濾波器的 FPGA實(shí)現(xiàn) 模塊劃分自頂向下的實(shí)現(xiàn)方法，F(xiàn)IR 濾波器的模塊劃分：輸入模塊（包括移位寄存器模塊，加法與地址碼形成模塊） 、查找表模塊樹(shù)狀移位加法器模塊、控制模塊和包含參數(shù)的程序包。它主要由移位寄存器和加法器與地址碼形成模塊組成。查找表模塊由 4個(gè) LUT和加法模塊組成。（4）控制模塊，控制模塊產(chǎn)生其他模塊的控制信號(hào)，實(shí)現(xiàn)對(duì)輸入模塊、移位寄存器模塊、查找表模塊，鎖存模塊的控制，使各模塊按照一定的時(shí)序依次執(zhí)行各自的功能，從而完成濾波。 FIR濾波器各模塊的實(shí)現(xiàn)（1）板載頻率分頻本設(shè)計(jì)所用到的系統(tǒng)板上的晶振頻率是 50MHz，而設(shè)計(jì)用到的是 10MHz，這樣就要進(jìn)行分頻。在圖形編輯模式下輸入 ALTPLL就可以看到如圖 45（a）所示的界面，設(shè)置設(shè)計(jì)所需的參數(shù)就可以實(shí)現(xiàn)分頻。圖 45（a） ALTPLL 界面PLL 1 AutoParameterValueTypeCyclone IIinclk0 frequency: MHzOperation Mode: NormalClk Ratio Ph (dg) DC (%)c0 1/5 inclk0 c0lockedaltpll0inst5圖 45（b） 分頻模塊（2）數(shù)據(jù)預(yù)處理輸入信號(hào)轉(zhuǎn)換進(jìn)程，對(duì)輸入的二進(jìn)制原碼轉(zhuǎn)換為二進(jìn)制補(bǔ)碼輸出加此進(jìn)程的目的是方便仿真，硬件實(shí)現(xiàn)時(shí)不用library ieee。use 。輸入 clk : in std_logic。end signed_buma。中間信號(hào)sign