【正文】 Device） 的簡稱，兩者的功能基本相同，只是實現(xiàn)原理略有不同，所以有時可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或CPLD/PGFA。校對時間由44 矩形鍵盤進行控制，為了保證計時的穩(wěn)定及準確須由晶體振蕩器提供時間基準信號。 課題研究的內(nèi)容 本設(shè)計主要研究基于 FPGA 的數(shù)字鐘，要求時間以 24 小時為一個周期 ,顯示年、月、日、時、分、秒。近些年，隨著科技的發(fā)展和社會的進步，人們對數(shù)字鐘的要求也越來越高，傳統(tǒng)的時鐘已不能滿足 人們的需求。因此我們需要一個定時系統(tǒng)來提醒這些忙碌的人?？梢院敛豢鋸埖恼f，電子技術(shù)的應(yīng)用無處不在，電子技術(shù)正在不斷地改變我們的生活，改變著我們的世界。 課題研究的必要性 現(xiàn)在是一個知識爆炸的新時代。數(shù)字鐘可以由各種技術(shù)實現(xiàn)，如單片機等 .利用可編程邏輯器件具有其他方式?jīng)]有的特點，它具有易學(xué)，方便，新穎，有趣，直觀，設(shè)計與實驗項目成功率高，理論與實踐結(jié)合緊密，體積小，容量大， I/O 口豐富，易編程和加密等特點，并且它還具有開放的界面，豐富的設(shè)計庫，模塊化的工具以及 LPM 定制等優(yōu)良性能，應(yīng)用非常方便。最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。 美國 ALTERA 公司的可編程邏輯器件采用全新的結(jié)構(gòu)和先進的技術(shù)，加上 MaxplusII(或最新的 QUARTUS)開發(fā)環(huán)境，更具有高性能，開發(fā)周期短等特點，十分方便進行電子產(chǎn)品的開發(fā)和設(shè)計。 它與傳統(tǒng)的電子產(chǎn)品在設(shè)計上的顯著區(qū)別師大量使用大規(guī)?？删幊踢壿嬈骷?，使產(chǎn)品的性能提高，體積縮小，功耗降低 .同時廣泛運用現(xiàn)代計算機技術(shù)，提高產(chǎn)品的自動化程度和競爭力，縮短研發(fā)周期。 選題背景 本節(jié)將從 FPGA 嵌入式應(yīng)用開發(fā)技術(shù)與數(shù)字鐘技術(shù)發(fā)展的客觀實際 2 出發(fā)，通過對該技術(shù)發(fā)展狀況的了解，以及課題本身的需要，指出研究基于 FPGA 的芯片系統(tǒng)與設(shè)計 —— 數(shù)字鐘的設(shè)計與實現(xiàn)的必要性。 鐘表的數(shù)字化給人們生產(chǎn)生活帶來了極大的方便，而且大大地擴展了鐘表原先的報時功能。根據(jù)鍵盤的結(jié)構(gòu)不同，采用不同的編碼方法。 在控制系統(tǒng)中，鍵盤是常用的人機交換接口，當所設(shè)置的功能鍵或數(shù)字鍵按下的時候，系統(tǒng)應(yīng)該完成該鍵所設(shè)置的功能。 ASIC是專用的系統(tǒng)集成電路，是一種帶有邏輯處理的加速處理器。前者以微細加工技術(shù)為代表，而后者的 代表就是電子設(shè)計自動化（ electronic design automatic,EDA） 技術(shù)。 keyboard interface IV 目錄 1 緒論 ........................................................................................... 1 選題背景 ......................................................................... 1 課題相關(guān)技術(shù)的發(fā)展 ............................................ 2 課題研究的必要性 ................................................ 2 課題研究的內(nèi)容 ............................................................. 3 2 FPGA 簡介 ............................................................................... 4 FPGA 概述 ...................................................................... 4 FPGA 基本結(jié)構(gòu) .............................................................. 4 FPGA 系統(tǒng)設(shè)計流程 ...................................................... 6 FPGA 開發(fā)編程原理 ...................................................... 8 3 數(shù)字鐘總體設(shè)計方案 .............................................................. 9 數(shù)字鐘的構(gòu)成 ................................................................. 9 數(shù)字鐘的工作原理 ....................................................... 11 4 單元電路設(shè)計 ......................................................................... 13 分頻模塊電路設(shè)計與實現(xiàn) ........................................... 13 校時控制模塊電路設(shè)計與實現(xiàn) ................................... 14 鍵盤接口電路原理 .............................................. 14 鍵盤接口的 VHDL 描述 ..................................... 15 計數(shù)模塊設(shè)計與實現(xiàn) ................................................... 23 秒計數(shù)模塊 .......................................................... 23 日計數(shù)模塊 .......................................................... 25 月計數(shù)和年計數(shù)模塊 .......................................... 28 動態(tài)掃描及顯示電路設(shè)計與實現(xiàn) ............................... 30 動態(tài)掃描模塊 ...................................................... 30 顯示模塊 .............................................................. 31 5 實驗結(jié)論與研究展望 ............................................................ 32 實驗結(jié)論 ....................................................................... 32 研究展望 ....................................................................... 33 II 致謝 ............................................................................................... 34 附錄 ................................................................................................35 參考文獻 ............................................................................ 錯誤 !未定義書簽。 VHDL。 have proof functions and the whole point timekeeping function. The use of EDA design technology, hardwaredescription language VHDL description logic means for the system design documents, in MaxplusII tools environment, a topdown design, by the various modules together build a FPGAbased digital clock. The main system chips used EP1K100QC2083, make up of the clock module, control module, time module, data decoding module, display and broadcast module. After piling the design and simulation procedures, the programmable logic device to download verification, the system can plete the year, month, day and the hours, minutes and seconds respectively, using keys to modify, cleared , start and stop the digital clock. Keywords digital clock。經(jīng)編譯和仿真所設(shè)計的程序，在可編程邏輯器件上下載驗證，本系統(tǒng)能夠完成年、月、日和時、分、秒的分別顯示，由按鍵輸入進行數(shù)字鐘 的校時、清零、啟停功能。 基于 FPGA 的數(shù)字鐘設(shè)計 （ VHDL 語言實現(xiàn)） II 摘要 本設(shè)計采用 EDA 技術(shù)， 以硬件描述語言 VHDL 為系統(tǒng)邏輯描述手段設(shè)計文件，在 MaxplusII 工具軟件環(huán)境下，采用自頂向下的設(shè)計方法，由各個基本模塊共同構(gòu)建了一個基于 FPGA 的數(shù)字鐘。 芯片采用 EP1K100QC2083，由 時鐘模塊、控制模塊、計時模塊、數(shù)據(jù)譯碼模塊、顯示以及報時模塊組成。 關(guān)鍵詞 數(shù)字鐘；硬件描述語言； VHDL； FPGA； 鍵盤接口 III Abstract The design for a multifunctional digital clock, with a year, month, day, hours, minutes and seconds count display to a 24hour cycle count。 hardware description language。 FPGA。 1 基于 FPGA的數(shù)字鐘設(shè)計 1 緒論 現(xiàn)代社會的標志之一就是信息產(chǎn)品的廣泛使用，支撐信息電子產(chǎn)品高速發(fā)展的基礎(chǔ)就是微電子制造工藝水平的提高和電子產(chǎn)品設(shè)計開發(fā)技術(shù)的發(fā)展。 本設(shè)計采用的 VHDL是一種全方位的硬件描述語言，具有極強的描述能力，能支持系統(tǒng)行為級、寄存器傳輸級和邏輯門級三個不同層次的設(shè)計；支持結(jié)構(gòu)、數(shù)據(jù)流、行為三種描述形式的混合描述、覆蓋面廣、抽象能力強，因此在實際應(yīng)用中越來越廣泛。而 FPGA是特殊的 ASIC芯片，與其他的 ASIC芯片相比，它具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進、標準產(chǎn)品無需測試、質(zhì) 量穩(wěn)定以及可實時在線檢測等優(yōu)點。因此，鍵信息輸入是與軟件結(jié)構(gòu)密切相關(guān)的過程。但無論有無編碼以及采用什么樣的編碼，最后都要轉(zhuǎn)換成為相應(yīng)的鍵值，以實現(xiàn)按鍵功能程序的轉(zhuǎn)移。諸如定時自動報警、定時啟閉電路、定時開關(guān)烘箱、通斷動力設(shè)備，甚至各種定時電氣的自動啟用等， 因此，研究數(shù)字鐘及擴大其應(yīng) 用，有著非?，F(xiàn)實的意義。 課題相關(guān)技術(shù)的發(fā)展 當今電子產(chǎn)品正向功能多元化 ,體積最小化 ,功耗最低化的方向發(fā)展 。 EDA 技術(shù)正是為了適應(yīng)現(xiàn)代電子技術(shù)的要求，吸收眾多學(xué)科最新科技成果而形成的一門新技術(shù)。 EDA 技術(shù)，技術(shù)以大規(guī)?？删幊踢壿嬈骷樵O(shè)計載體，以硬件描述語言為系統(tǒng)邏輯描述主要表達方式，以計算機、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計工具，通過有關(guān)的開發(fā)軟件，自動完成用軟件的方式設(shè)計的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯，邏輯化簡 ，邏輯分割，邏輯映射，編程下載等工作。 本設(shè)計利用 VHDL 硬件描述語言結(jié)合可編程邏輯器件進行的，并通過數(shù)碼管動態(tài)顯示計時結(jié)果。因此，本設(shè)計采用可編程邏輯器件實現(xiàn)。新 產(chǎn)品、新技術(shù)層出不窮，電子技術(shù)的發(fā)展更是日新月異。在這快速發(fā)展的年代，時間對人們來說是越來越寶貴，在快節(jié)