基于sopc的數(shù)字鐘設(shè)計(jì)論文-展示頁
2024-10-18 22:33本頁面
【正文】 der 4 選項(xiàng)或者點(diǎn)選快捷按鈕來啟動(dòng) SOPC Builder。 時(shí)鐘模塊時(shí)序仿真圖如下： 圖 34 時(shí)鐘模塊時(shí)序仿真圖 時(shí)鐘模塊原理圖如下： 圖 34 時(shí)鐘模塊原理圖 (3) 打開 QuartusII，建立一個(gè)原理圖頂層文件，分別新建 fenpin、 shizhong的 VHDL 文件，把步驟 1,2 的代碼拷貝進(jìn)去，然后生成 fenpin、 shizhong 的原理圖，放在頂層原理圖里。進(jìn)程PROCESS(RST,CLK_1HZ)功能是實(shí)現(xiàn)秒計(jì) 數(shù)，進(jìn)程 PROCESS(RST,COUT1)實(shí)現(xiàn)分計(jì)數(shù)，進(jìn)程 PROCESS(RST,COUT2)實(shí)現(xiàn)小時(shí)計(jì)數(shù)。 時(shí)鐘模塊有兩個(gè)輸入 RST、 CLK_1hz,7 個(gè)輸出 MIAOGE、 MIAOSHI、 FENGE、 FENSHI 、 SHIGE 、 SHISHI 、 COUT， MIAOGE 表示秒的個(gè)位， MIAOSHI 表示秒的十位， FENGE 表示分的個(gè)位， FENSHI 表示分的十位， SHIGE 表示小時(shí)的個(gè)位， SHISHI 表示小時(shí)的十位 ， COUT 是我設(shè)計(jì)的一個(gè)進(jìn)位信號(hào)，綁定第一個(gè) led 燈的引腳，當(dāng)秒鐘顯示 59 秒時(shí)， led 亮 10 秒鐘。當(dāng) K1 撥到低電平時(shí)，輸出信號(hào) CLK_1hz 為 1HZ 的時(shí)鐘信號(hào)。有兩個(gè)輸入信號(hào) CLK、 RST，一個(gè)輸出信 號(hào) CLK_1hz,CLK 用于輸入 24MHZ 時(shí)鐘信號(hào)， RST 是復(fù)位信號(hào)，管腳綁定 K1。在 QuartusII中打開 SOPC Builder ,設(shè)計(jì) CPU,然后通過 NIOS IDE 編寫 C語言，實(shí)現(xiàn)七段碼顯示。 設(shè)計(jì)方案 我選擇試驗(yàn)箱提供的 24Mhz 時(shí)鐘作為最初的時(shí)鐘信號(hào)，因?yàn)閿?shù)字鐘的基本單位是秒，所以首先用 VHDL 語言做一個(gè)分頻模塊，得到 1hz 的時(shí)鐘信號(hào)。八個(gè)數(shù)碼管的 a、 b、 c、 d、 e、 f、 g、 h、dp 都連在了一起， 8 個(gè)數(shù)碼管分別由各自的位選信號(hào)來控制，被選通的數(shù)碼管顯示數(shù)據(jù)，其余關(guān)閉 數(shù)據(jù)。反之則不亮。其單個(gè)靜態(tài)數(shù)碼管如下圖 31 所示。 數(shù)碼管工作原理 七段數(shù)碼管是電子開發(fā)過程中常用的輸出顯示設(shè)備。 數(shù)字鐘的原理 ： 數(shù)字鐘的秒是 60進(jìn)制，分是 60進(jìn)制，小時(shí)是 24 進(jìn)制。 NIOS 是 Altera 公司開發(fā)的可進(jìn)行 SOPC 設(shè)計(jì)的處理器軟核。 關(guān)鍵詞： SOPC、數(shù)字鐘、數(shù)碼管 SOPC 是 Altera 公司提出的一種靈活、高效的片上系統(tǒng)設(shè)計(jì)方案。 1 基于 SOPC 的數(shù)字鐘設(shè)計(jì) 摘要： 數(shù)字時(shí)鐘在我們?nèi)粘Ｉ钪薪?jīng)常用到，可以用很多方法設(shè)計(jì)數(shù)字鐘，本文用 SOPC 技術(shù)設(shè)計(jì)數(shù)字鐘。 SOPC 設(shè)計(jì)包含 FPGA 設(shè)計(jì)、 NIOS 設(shè)計(jì)兩大部分，其中首先用 FPGA 實(shí)現(xiàn)數(shù)字鐘的秒的個(gè)位、秒的十位、分的個(gè)位、分的十位、小時(shí)的計(jì)數(shù)，然后設(shè)計(jì) NIOS，設(shè)計(jì)完后，把硬件和軟件下載到試驗(yàn)箱里，實(shí)現(xiàn)在試驗(yàn)箱的數(shù)碼管上顯示數(shù)字鐘的秒、分、小時(shí)。它將處理器、存儲(chǔ)器、 I/O 口等系統(tǒng) 設(shè)計(jì)需要的組件集成到一個(gè) PLD 器件上 ,構(gòu)建成一個(gè)可編程的片上系統(tǒng)。 （ 1） 數(shù)字鐘的秒計(jì)數(shù)器（用 FPGA 實(shí)現(xiàn)）； （ 2） 數(shù)字鐘的分計(jì)數(shù)器（用 FPGA 實(shí)現(xiàn)）； （ 3） 數(shù)字鐘的小時(shí)計(jì)數(shù)器（用 FPGA 實(shí)現(xiàn)）； （ 4） NIOS 的中斷設(shè)計(jì)； （ 5） 0NIOS 讀取數(shù)字鐘的秒、分、小時(shí)的數(shù)據(jù)； （ 6） NIOS 顯示數(shù)字鐘的秒、分、小時(shí)的內(nèi)容。當(dāng)秒滿 59 后，再來一個(gè) 1hz 時(shí)鐘信號(hào) ,分鐘進(jìn) 1；秒和分鐘都滿 59時(shí)，再來一個(gè) 1HZ 時(shí)鐘信號(hào)，小時(shí)進(jìn) 1；當(dāng)秒，分都滿 59，小時(shí)滿 23，再來一個(gè) 1HZ 時(shí)鐘信號(hào)，秒、分、小時(shí)都變成 00。在實(shí)驗(yàn)系統(tǒng)中使用的是兩個(gè)四位一體、共陰極型七段數(shù)碼管。 圖 31 靜態(tài)七段數(shù)碼管 2 由于七段數(shù)碼管公共端連接到 GND（共陰極型），當(dāng)數(shù)碼管的中的那一個(gè)段被輸入高電平，則相應(yīng)的這一段被點(diǎn)亮。四位一體的七段 數(shù)碼管在單個(gè)靜態(tài)數(shù)碼管的基礎(chǔ)上加入了用于選擇哪一位數(shù)碼管的位選信號(hào)端口。 SOPC 簡介 SOPC 為可編程片上系統(tǒng)，由 FPGA 和 NIOS 兩大模塊組成。然后用VHDL 語言做一個(gè)數(shù)字鐘計(jì)數(shù)模塊，得到秒的個(gè)位輸
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1