【正文】 EDA是自動(dòng)控制系統(tǒng)的核心部件，主要用于工業(yè)控制、智能化儀器儀表、家用電器中。目前計(jì)算機(jī)硬件技術(shù)向巨型化、微型化和單片機(jī)化三個(gè)方 向告訴發(fā)展。 計(jì)算機(jī)尤其是以微細(xì)加工技術(shù)支持的微型計(jì)算機(jī)技術(shù)飛速發(fā)展，其應(yīng)用滲透到了各行各業(yè)。 后來集成電路工藝日趨完 善 ， 大部分電路元件都已經(jīng)以集成電路的形式出現(xiàn) ， 甚至在約 1平方厘米的芯片上 ， 就可以集成上百萬個(gè)電子元件 。 在 20世紀(jì) 50年代中期第二代電子計(jì)算機(jī)問世 ,它是以晶體管代替了電子管 ， 此時(shí)第一個(gè)集成電路誕生了 ， 它包括一個(gè)晶體管 ,兩個(gè)電阻和一個(gè)電阻 。前者以微細(xì)加工技術(shù)為代表，而后者的代表就是電子設(shè)計(jì)自動(dòng)化（ electronic design automatic, EDA）技術(shù)。 keyboard interface 西安歐亞學(xué)院本科畢業(yè)論文（設(shè)計(jì)） II 目錄 1 緒論 ........................................................ 1 選題背景 .............................................................................................. 2 課題相關(guān)技術(shù)的發(fā)展 ............................................................... 2 課題研究的必要性 ................................................................... 3 設(shè)計(jì)功能要求 ................................................................................... 4 課題研究的內(nèi)容 .................................................................................. 4 2 FPGA 開發(fā)流程簡介 ........................................... 5 FPGA 概述 ............................................................................................ 5 FPGA 基本結(jié)構(gòu) .................................................................................... 5 FPGA 系統(tǒng)設(shè)計(jì)流程 ........................................................................... 8 FPGA 開發(fā)編程原理 ......................................................................... 10 3 數(shù)字鐘總體設(shè)計(jì)方案 ......................................... 11 系統(tǒng)方案的選擇 .................................................................................11 數(shù)字鐘的構(gòu)成 .................................................................................. 14 數(shù)字鐘的工作原理 .......................................................................... 16 4 單元電路設(shè)計(jì) ............................................... 17 分頻模塊電路設(shè)計(jì)與實(shí)現(xiàn) ............................................................... 17 校時(shí)控制模塊電路設(shè)計(jì)與實(shí)現(xiàn) ....................................................... 19 鍵盤接口電路原理 ................................................................. 19 鍵盤接口的 VHDL 描述 ........................................................ 20 計(jì)數(shù)模塊設(shè)計(jì)與實(shí)現(xiàn) ....................................................................... 25 秒和分計(jì)數(shù)模塊 ..................................................................... 25 時(shí)計(jì)數(shù)模塊 .............................................................................. 27 時(shí)鐘校時(shí)模塊 ......................................................................... 29 帶校時(shí)功能的整體時(shí)鐘模塊 ................................................ 30 定時(shí)鬧鈴模塊 .................................................................................... 32 鬧鈴控制模塊 ......................................................................... 32 鬧鈴比較模塊 ......................................................................... 34 校園打鈴鬧鈴模塊 ............................................................................ 35 西安歐亞學(xué)院本科畢業(yè)論文（設(shè)計(jì)） III 校園打鈴模塊 ......................................................................... 35 打鈴時(shí)間調(diào)整模塊 ................................................................. 38 顯示電路設(shè)計(jì)與實(shí)現(xiàn) ....................................................................... 39 5 結(jié)論與研究展望 ............................................. 46 結(jié)論 ..................................................................................................... 46 研究展望 ............................................................................................ 48 致謝 .......................................................... 49 參考文獻(xiàn) ..................................................... 50 西安歐亞學(xué)院本科畢業(yè)論文（設(shè)計(jì)） 1 1 緒論 現(xiàn)代社會(huì)的標(biāo)志之一就是信息產(chǎn)品的廣泛使用，而且是產(chǎn)品的性能越來越強(qiáng)，復(fù)雜程度越來越高，更新步伐越來越快。 VHDL。 關(guān)鍵詞 ： 數(shù)字鐘；硬件描述語言； VHDL； FPGA；鍵盤接口 西安歐亞學(xué)院本科畢業(yè)論文（設(shè)計(jì)） MultiFunctional Digital Clock Based on VHDL Abstract: The propose of this thesis is to design a multifunctional digital clock with the hour, minute and second display function, time adjusting function, the alarm function and the campus ring function. This digital clock can display hour, minute and second, which has an timing period of 24 hours, and the maximum time is 23:59:59. With time adjusting function, one can set arbitrary time manually. This clock shoul d also have alarm function that can ring at desired time. Besides, this design can be used as a campus ring system, . ring at presetted time, which is different at spring and autumn. This design is based on EDA technique, and use VHDL as the programing language. In Quartus II , we use the Down design method, and constitute a digital clock with several basic blocks. The main hardware IC is EP1C6TC144, and the software scheme contains blocks such as clock block, control block, timing block, LED decoding block, display block and ring block. After pile and simulation, we download the software to FPGA chip. This system need oscillator to generate standard time, then get second signal after frequency division. In corroding to the rule that there are 60 seconds in a minute, 60 minutes in a hour, and 24 hours in a day, we need two 60 counter and one 24 counter to implement the clock function. We choose LED as the display ponent, which can display clear and ocular digital symbol under the control of LED decoding circuit. Keywords: digital clock。根據(jù) 60 秒為 1 分、 60 分為 1 小時(shí)、 24 小時(shí)為 1 天的計(jì)數(shù)周期，分別組成兩個(gè) 60 進(jìn)制（秒、分）、一個(gè) 24 進(jìn)制（時(shí)）的計(jì)數(shù)器，構(gòu)成秒、分、時(shí)的計(jì)數(shù)，實(shí)現(xiàn)計(jì)時(shí)的功能。經(jīng)編譯和仿真所設(shè)計(jì)的程序，在可編程邏輯器件上下載驗(yàn)證。 本設(shè)計(jì)采用 EDA 技術(shù)，以硬件描述語言 VHDL 為系統(tǒng)邏輯描述手段設(shè)計(jì)文件，在 Quartus II 工具軟件環(huán)境下，采用自頂向下的設(shè)計(jì)方法，由各個(gè)基本模塊共同構(gòu)建了 一個(gè)基于 FPGA 的數(shù)字鐘。西安歐亞學(xué)院本科畢業(yè)論文（設(shè)計(jì)） 西安歐亞學(xué)院 本科畢業(yè)論文（設(shè)計(jì)） 題 目： 基于 VHDL 的多功能數(shù)字鐘設(shè)計(jì) 學(xué)生姓名： 指導(dǎo)教師： 所在分院： 專 業(yè)： 班 級(jí)： 二 O 年 月 西安歐亞學(xué)院本科畢業(yè)論文（設(shè)計(jì)） 基于 VHDL 的多功能數(shù)字鐘設(shè)計(jì) 摘要 ： 本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘，具有時(shí)、分、 秒計(jì)數(shù)顯示功能、校時(shí)功能、定時(shí)鬧鐘功能以及校園打鈴功能。此數(shù)字鐘是一個(gè)將 “時(shí) ”、“分