基于fpga的數(shù)字鐘設(shè)計(jì)veriloghdl語言實(shí)現(xiàn)-展示頁
2024-11-20 06:25本頁面
【正文】 語言自由的設(shè)計(jì)一個數(shù)字系統(tǒng)。 2． FPGA 簡介 FPGA 概述 FPGA是現(xiàn)場可編程門陣列（ Field Programmable Gate Array） 的簡稱，與之相應(yīng)的 CPLD是復(fù)雜可編程邏輯器件（ Complex Programmable Logic Device） 的簡稱，兩者的功能基本相同，只是實(shí)現(xiàn)原理略有不同，所以有時可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或 CPLD/PGFA。具有 清零 功能。數(shù)字鐘可以由各種技術(shù)實(shí)現(xiàn)，如單片機(jī)等 .利用可編程邏輯器件具有其他方式?jīng)]有的特點(diǎn)，它具有易學(xué)，方便，新穎，有趣，直觀，設(shè)計(jì)與實(shí)驗(yàn)項(xiàng)目成功率高，理論與實(shí)踐結(jié)合緊密，體積小，容量大， I/O 口豐富，易編程和加密等特點(diǎn)，并且它還具有開放的界面，豐富的設(shè)計(jì)庫，模塊化的工具以及 LPM 定制等優(yōu)良性能，應(yīng)用非常方便 。最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。 美國 ALTERA公司的可編程邏輯器件采用全新的結(jié)構(gòu)和先進(jìn)的技術(shù)，加上 QUARTUS II 開發(fā)環(huán)境，更具有高性能，開發(fā)周期短等特點(diǎn)，十分方便進(jìn)行電子產(chǎn)品的開發(fā)和設(shè)計(jì)。它與傳統(tǒng)的電子產(chǎn)品在設(shè)計(jì)上的顯著區(qū)別師大量使用大規(guī)模可編程邏輯器件，使產(chǎn)品的性能提高，體積縮小，功耗降低 .同時廣泛運(yùn)用現(xiàn)代計(jì)算機(jī)技術(shù)，提高產(chǎn)品的自動化程度和競爭力，縮短研發(fā)周期。因此，研究數(shù)字鐘及擴(kuò)大其應(yīng)用，有著非?，F(xiàn)實(shí)的意義。 鐘表的數(shù)字化給人們生產(chǎn)生活帶來了極大的方便，而且大大地?cái)U(kuò)展了鐘表原先的報(bào)時功能。根據(jù)鍵盤的結(jié)構(gòu)不同，采用不同的編碼方法。 在控制系統(tǒng)中，鍵盤是常用的人機(jī)交換接口，當(dāng)所設(shè)置的功能鍵或數(shù)字鍵按下的時候，系統(tǒng)應(yīng)該完成該鍵所設(shè)置的功能。 ASIC 是專用的系統(tǒng)集成電路，是一種帶有邏輯處理的加速處理器。前者以微細(xì)加工技術(shù)為代表，而后者的代表就是電子設(shè)計(jì)自動化（ electronic design automatic,EDA） 技術(shù)。 關(guān)鍵詞： 數(shù)字鐘；硬件描述語言； VerilogHDL； FPGA； 引言： 現(xiàn)代社會的標(biāo)志之一就是信息產(chǎn)品的廣泛使用，而且是產(chǎn)品的性能越來越強(qiáng)，復(fù)雜程度越來越高，更新步伐越來越快。 系統(tǒng)主芯片采用 EP1K100QC2083，由時鐘模塊、控制模塊、計(jì)時模塊、數(shù)據(jù)譯碼模塊、顯示以及報(bào)時模塊組成。 EDA 課程實(shí)踐報(bào)告 基于 FPGA的數(shù)字鐘設(shè)計(jì) （ VerilogHDL語言實(shí)現(xiàn)） 專業(yè)： 電子信息工程 指導(dǎo)老師：丁電寬 小組成員： II 基于 FPGA的數(shù)字鐘設(shè)計(jì) 摘要 :本設(shè)計(jì)為一個多功能的數(shù)字鐘，具有時、分、秒計(jì)數(shù)顯示功能，以 12 小時循環(huán)計(jì)數(shù) 。 本設(shè)計(jì)采用 EDA 技術(shù)，以硬件描述語言 VerilogHDL 為系統(tǒng)邏輯描述手段設(shè)計(jì)文件，在 QUARTUS II 工具軟件環(huán)境下，采用自頂向下的 設(shè)計(jì)方法，由各個基本模塊共同構(gòu)建了一個基于 FPGA 的數(shù)字鐘。經(jīng)編譯和仿真所設(shè)計(jì)的程序，在可編程邏輯器件上下載驗(yàn)證，本系統(tǒng)能夠完成時、分、秒的分別顯示，由按鍵輸入進(jìn)行數(shù)字鐘的清零功能。支撐信息電子產(chǎn)品高速發(fā)展的基礎(chǔ)就是微電 子制造工藝水平的提高和電子產(chǎn)品設(shè)計(jì)開發(fā)技術(shù)的發(fā)展。 本設(shè)計(jì)采用的 VerilogHDL 是一種全方位的硬件描述語言，具有極強(qiáng)的描述能力，能支持系統(tǒng)行為級、寄存器傳輸級和邏輯門級三個不同層次的設(shè)計(jì)；支持結(jié)構(gòu)、數(shù)據(jù)流、行為三種描述形式的混合描述、覆蓋面廣、抽象能力強(qiáng)，因此在實(shí)際應(yīng)用中越來越廣泛。而 FPGA 是特殊的 ASIC 芯片，與 其他的 ASIC 芯片相比，它具
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1