【正文】 開發(fā)系統(tǒng)。 未來的 EDA 技術(shù)將向廣度和深度兩個(gè)方向發(fā)展， EDA 將會(huì)超越電子設(shè)計(jì)的范疇進(jìn)入其他領(lǐng)域，隨著基于 EDA 的 SOC（單片系統(tǒng)）設(shè)計(jì)技術(shù)的發(fā)展，軟硬核功能庫(kù)的建立，以及基于 VHDL 所謂自頂向下的設(shè)計(jì)理念的確立，未來的電子系統(tǒng)的設(shè)計(jì)與規(guī)劃將不再是電子工程師們的專利。例如，提供方框圖、狀態(tài)圖和流程圖的編輯能力，具有適合層次描述和混合信號(hào)描述的硬件描述語言（如 VHDL、 AHDL 或VerilogHDL），同時(shí)含有各種工藝的標(biāo)準(zhǔn)元件庫(kù)。因此， EDA 工具是以系統(tǒng)機(jī)設(shè)計(jì)為核心，包括系統(tǒng)行為級(jí)描述與結(jié)構(gòu)綜合，系統(tǒng)仿真與測(cè)試驗(yàn)證，系統(tǒng)劃分與指標(biāo)分配，系統(tǒng)決策與文件生成等一整套的電子系統(tǒng)設(shè)計(jì)自動(dòng)化工具。由于電子技術(shù)和 EDA 工具的發(fā)展，設(shè)計(jì)師可以在不太長(zhǎng)的時(shí)間內(nèi)使用 EDA 工具，通過一些簡(jiǎn)單標(biāo)準(zhǔn)化設(shè)計(jì)過程，利用微電子廠家提供的設(shè)計(jì)庫(kù)來完成數(shù)萬門 ASIC 和集成系統(tǒng)的設(shè)計(jì)與驗(yàn)證。 EDA 工具的發(fā)展，又為設(shè)計(jì)師提供了全縣 EDA 工具。 20 世紀(jì) 90 年代電子系統(tǒng) 設(shè)計(jì)自動(dòng)化 EDA階段 為了滿足千差萬別的系統(tǒng)用戶提出的設(shè)計(jì)要求，最好的辦法是由用戶自己設(shè)計(jì)芯片，讓他們把想設(shè)計(jì)的電路直接設(shè)計(jì)在自己的專用芯片上。20 世紀(jì) 80 年代初，推出的 EDA 工具則以邏輯模擬、定時(shí)分析、故障仿真、自動(dòng)布局和布線為核心，重點(diǎn)解決電路設(shè)計(jì)沒有完成之前的功能檢測(cè)等問題。因此，可以用少數(shù)幾種通用的標(biāo)準(zhǔn)芯片實(shí)現(xiàn)電子系統(tǒng)的設(shè)計(jì)。隨著微電子工藝的發(fā)展，相繼發(fā)現(xiàn)了集成上萬只晶體管的微處理器、集成幾十萬直到上百萬儲(chǔ)存單元的隨時(shí)存儲(chǔ)器和只讀存儲(chǔ)器。 20 世紀(jì) 70 年代，是 EDA 技術(shù)發(fā)展的初級(jí)期，由于 PCB 布圖布線工具受到計(jì)算機(jī)工作平臺(tái)的制約，其支持的設(shè)計(jì)工作有限性能比較差 。 由于設(shè)計(jì)師對(duì)圖形符號(hào)使用數(shù)量有限，傳統(tǒng)的手工布圖方法無法滿足產(chǎn)品復(fù)雜性的要求，更不能滿足工作效率的要求。 20 世紀(jì) 70 年代的計(jì)算機(jī)輔助設(shè)計(jì) CAD階段 早期的電子系統(tǒng)硬件設(shè)計(jì)采用的是分立元件，隨著集成電路的出現(xiàn)和應(yīng)用，硬件設(shè)計(jì)進(jìn)入到發(fā)展的初級(jí)階段。 因此 EDA 技術(shù)越來越為電子設(shè)計(jì)者們所喜愛，成為現(xiàn)代電子設(shè)計(jì)的發(fā)展趨勢(shì)。 佳木斯大學(xué)學(xué)士學(xué)位論文 13 佳木斯大學(xué)信息電子技術(shù)學(xué)院 第 3章 EDA技術(shù) EDA技術(shù)概述 EDA 是 Electronic Design Automation 的縮寫，以大規(guī)?？删幊踢壿嬈骷樵O(shè)計(jì)載體，以硬件描述語言為系統(tǒng)描述的主要表達(dá)方式，以計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實(shí)驗(yàn)開發(fā)系統(tǒng)為設(shè)計(jì)工具，通過有關(guān)飛的開發(fā)軟件，自動(dòng)完成用軟件的方式設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的邏輯變異、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直至完成對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終完成集成電 子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。 圖 25 AMI 碼和 HBD3 碼的功率譜 佳木斯大學(xué)學(xué)士學(xué)位論文 12 佳木斯大學(xué)信息電子技術(shù)學(xué)院 另外在數(shù)字基帶傳輸系統(tǒng)中還有 PST 碼、數(shù)字雙向碼、密勒碼、 CMI 碼、nBmB 碼。 HDB3 碼保持了 AMI 碼的優(yōu)點(diǎn)外，同時(shí)還將連 “0”碼限制在 3 個(gè)以內(nèi)，故有利于位定時(shí)信號(hào)的提取。 從上述原理看出，每一個(gè)破壞符號(hào) V總是與前一非 0 符號(hào)同極性 (包括 B 在內(nèi) )。1 脈沖波形相同，用 V或 B 符號(hào)的目的是為了示意是將原信碼的 “0”變換成 “1”碼。V 脈沖和 177。相鄰 V碼的極性必須交替出現(xiàn)，以確保編好的碼中無直流； （ 3）為了便于識(shí)別， V 碼的極性應(yīng)與其前一個(gè)非 “0”脈沖的極性相同，否則，將四連 “0”的第一個(gè) “0”更改為與該破壞脈沖相同極性的脈沖，并記為 +B 或B； （ 4） 破壞脈沖之后的傳號(hào)碼極性也要交替。 HDB3碼 HDB3 碼的全稱是 3 階高密度雙極性碼，它是 AMI 碼的一種改進(jìn)型， 其目佳木斯大學(xué)學(xué)士學(xué)位論文 11 佳木斯大學(xué)信息電子技術(shù)學(xué)院 1 . 00 . 50 0 . 5 1 . 0A M IH D B 3非歸零碼歸一化功率譜f / f s的是為了保持 AMI 碼的優(yōu)點(diǎn)而克服其缺點(diǎn)， 使連 “0”個(gè)數(shù)不超過 3 個(gè)。 AMI 碼的不足是，當(dāng)原信碼出現(xiàn)連 “0”串時(shí)，信號(hào)的電平長(zhǎng)時(shí)間不跳變，造成提取定時(shí)信號(hào)的困難。此外， AMI 碼的編譯碼電路簡(jiǎn)單，便于利用傳號(hào)極性交替規(guī)律觀察誤碼情況。 AMI 碼的優(yōu)點(diǎn)是，由于 +1 與 1 交替， AMI 碼的功率譜（見圖 2 6）中不含直流成分，高、低頻分量少，能量集中在頻率為 1/2 碼速處。其編碼規(guī)則是將二進(jìn)制消息代碼 “1”(傳號(hào) )交替地變換為傳輸碼的 “+1”和 “1”，而 “0”(空號(hào) )保持 不變。 差分碼的特點(diǎn)是，即使接收端收到的碼元極性與發(fā)送端完全相反，也能正確地進(jìn)行判決。由圖可見，這種碼型在 形式上與單極性或雙極性碼型相同，但它代表的信息符號(hào)與碼元本身電位或極性無關(guān)，而僅與相鄰碼元的電位變化有關(guān)。若用電平跳變來表示 “1”，稱為傳號(hào)差分碼（在電報(bào)通信中，常把 “1”稱為傳號(hào)，把 “0”稱為空號(hào)），如圖 24 （ e ） 所示。 雙極性歸零碼具有雙極性非歸零碼的抗干擾能力強(qiáng)及碼中不含直流成分的優(yōu)點(diǎn)，應(yīng)用比較廣泛。因此，可以經(jīng)常保持正確的比特同步。所以，在發(fā)送端不必按一定的周期發(fā)送信息。 “ 1”佳木斯大學(xué)學(xué)士學(xué)位論文 9 佳木斯大學(xué)信息電子技術(shù)學(xué)院 和 “0” 在傳輸線路上分別用正和負(fù)脈沖表示，且相鄰脈沖間必有零電平區(qū)域存在。即對(duì)于適合信道傳輸?shù)?，但不能直接提取同步信?hào)的碼型，可先變?yōu)閱螛O性 歸零碼，再提取同步信號(hào)。 單極性 RZ 碼與單極性 NRZ 碼比較，缺點(diǎn)是發(fā)送能量小、占用頻帶寬，主要優(yōu)點(diǎn)是可以直接提取同步信號(hào)。 單極性歸零碼如圖 24（ c ）所示，在傳 送 “l(fā)”碼時(shí)發(fā)送 1 個(gè)寬度小于碼元持續(xù)時(shí)間的歸零脈沖；在傳送 “0”碼時(shí)不發(fā)送脈沖。 雙極性 NRZ 碼常在 CCITT 的 V 系列接口標(biāo)準(zhǔn)或 RS232 接口標(biāo)準(zhǔn)中使用。其特點(diǎn)除與單極性 NRZ 碼特點(diǎn)（ 1 ）、（ 2 ）、（ 4 ）相同外，還有以下特點(diǎn)： （ 1 ）直流分量 小。 由于單極性 NRZ 碼的諸多缺點(diǎn)，基帶數(shù)字信號(hào)傳輸中很少采用這種碼型，它只適合極短距離傳輸。接收單極性 NRZ 碼的判決電平應(yīng) 取 “1”碼 電平的一半。在表示一個(gè)碼元時(shí)，二進(jìn)制符號(hào) “1”和 “0” 分別對(duì)應(yīng)基帶信號(hào)的正電平和零電平，在整個(gè)碼元持續(xù)時(shí)間，電平保持不變。 滿足或部分滿足以上特性的傳輸碼型種類繁多，這里準(zhǔn)備 介紹目前常見的幾種。 傳輸碼 (或稱線路碼 )的結(jié)構(gòu)將取決于實(shí)際信道特性和系統(tǒng)工作的條件。 這是兩個(gè)既獨(dú)立又有聯(lián)系的問題。因此，對(duì)( 1 0 1 0 0 1 1 0 ( a ) 1 1 0 0 1 1 0 1 0 1 0 1 1 ( b ) ( c ) 1 0 1 0 0 1 1 ( d ) 1 1 0 0 0 1 1 0 1 0 0 1 1 1 0 0 1 1 1 0 0 0 1 ( e ) f )0 +E E E +E +E +3E E E 3E +E +E 佳木斯大學(xué)學(xué)士學(xué)位論文 7 佳木斯大學(xué)信息電子技術(shù)學(xué)院 傳輸用的基帶信號(hào)主要有兩個(gè)方面的要求： （ 1） 對(duì)代碼的要求， 原始消息代碼必須編成適合于傳輸用的碼型； （ 2） 對(duì)所選碼型的電波形要求， 電波形應(yīng)適合于基帶系統(tǒng)的傳輸。又如，當(dāng)消息代碼中包含長(zhǎng)串的連續(xù) “1”或 “0”符號(hào)時(shí)，非歸零波形呈現(xiàn)出連續(xù)的固定電平，因而無法獲取定時(shí)信息。 圖 23 幾種常見的基帶信號(hào)波形 基帶傳輸?shù)某Ｓ么a型 在實(shí)際的基帶傳輸系統(tǒng)中，并不是所有代碼的電波形都能在信道中傳輸。實(shí)際上還存在多于一個(gè)二進(jìn)制符號(hào)對(duì)應(yīng)一個(gè)脈沖的情形。用差分波形傳送代碼可以消除設(shè)備初始狀態(tài)的影響，特別是在相位調(diào)制系統(tǒng)中用于解決載波相位模糊問題。圖中，以電平跳變表示 1，以電平不變表示 0，當(dāng)然上述規(guī)定也可以反過來。它除了具有雙極性不歸零波形的特點(diǎn)外，還有利于同步脈沖的提取。 雙極 性歸零波形 它是雙極性波形的歸零形式，如圖 2 3(d)所示。 單極性歸零波形 單極性歸零波形與單極性不歸零波形的區(qū)別是有電脈沖寬度小于碼元寬度，每個(gè)有電脈沖在小于碼元長(zhǎng)度內(nèi)總要回到零電平（見圖 2 3(c)），所以稱為歸零波形。 這樣，恢復(fù)信號(hào)的判決電平為 0，因而不受信道特性變化的影響，抗干擾能力也較強(qiáng)。 雙極性不歸零波形 在雙極性不歸零波形中。其特點(diǎn)是極性單一，有直流分量，脈沖之間無間隔。 單極性不歸零波形 單極性不歸零波形如圖 2 3（ a）所示，這是一種最簡(jiǎn)單、 最常用的基帶信號(hào)形式。數(shù)字基帶信號(hào) (以下簡(jiǎn)稱為基帶信號(hào) )的類型有很多，常見的有矩形脈沖、三角波、高斯脈沖和升余弦 脈沖等。此時(shí)，實(shí)際抽樣判決值不僅有本碼元的值，還有其他碼元在該碼元抽樣時(shí)刻的串?dāng)_值及噪聲 。 佳木斯大學(xué)學(xué)士學(xué)位論文 4 佳木斯大學(xué)信息電子技術(shù)學(xué)院 圖 22 基帶系統(tǒng)各點(diǎn)波形示意圖 其中， (a)是輸入的基帶信號(hào)，這是最常見的單極性非歸零信號(hào)； (b)是進(jìn)行碼型變換后的波形； (c)對(duì) (a)而言進(jìn)行了碼型及波形的變換，是一種適合在信道中傳輸?shù)牟ㄐ危? (d)是信道輸出信號(hào)，顯然由于信道頻率特性不理想，波形發(fā)生失真并疊加了噪聲； (e)為接收濾波器輸出 波形 , 與 (d)相比，失真和噪聲減弱； (f)是位定時(shí)同步脈沖 。 抽樣判決器 它是在傳輸特性不理想及噪聲背景下 ，在規(guī)定時(shí)刻（由位定時(shí)脈沖控制）對(duì)接收濾波器的輸出波形進(jìn)行抽樣判決，以恢復(fù)或再生基帶信號(hào)。另外信道還會(huì)進(jìn)入噪聲。 信道 它是允許基帶信號(hào)通過的媒質(zhì)，通常為有線信道， 如市話電纜、架空明線等。 圖 21 數(shù)字基帶傳輸系統(tǒng) 圖 21 中各部分的作用簡(jiǎn)述如下： 信道信號(hào) 形成器 數(shù)字 基 帶信號(hào) GT(?? 抽 樣 判決器 同步 提取 C ( ? )接 收 濾波器 G K ( ? )n ( t ) 信 道 佳木斯大學(xué)學(xué)士學(xué)位論文 3 佳木斯大學(xué)信息電子技術(shù)學(xué)院 信道信號(hào)形成器 基帶傳輸系統(tǒng)的輸入是由終端設(shè)備或編碼器產(chǎn)生的脈沖序列，它往往不適合直接送到信道中傳輸。 數(shù)字基帶通信系統(tǒng) 帶傳輸系統(tǒng)的基本結(jié)構(gòu)如圖 2 1 所示。 目前，雖然在實(shí)際應(yīng)用場(chǎng)合，數(shù)字基帶傳輸不如頻帶傳輸那樣廣泛，但對(duì)于基帶傳輸系統(tǒng)的研究仍是十分有意義的。在某些具有低通特性的有線信道中，特別是傳輸距離不太遠(yuǎn)的情況下，數(shù)字基帶信號(hào)可以直接傳輸， 我們稱之為數(shù)字基帶傳輸。 佳木斯大學(xué)學(xué)士學(xué)位論文 2 佳木斯大學(xué)信息電子技術(shù)學(xué)院 第 2章 數(shù)字基帶傳輸 數(shù)字基帶傳輸概述 來自數(shù)據(jù)終端的原始數(shù)據(jù)信號(hào)，如計(jì)算機(jī)輸出的二進(jìn)制序列，電傳機(jī)輸出的代碼，或者是來自模擬信號(hào)經(jīng)數(shù)字化處理后的 PCM 碼組， ΔM序列等等都是數(shù)字信號(hào)。 本設(shè)計(jì)采用 EDA 工具實(shí)現(xiàn) HDB3碼的仿真和校驗(yàn)，從而使系統(tǒng)的實(shí)現(xiàn)具有很大的靈活性。 特別是 HDB3 (High Density Bip01ar Code of threecodes，三階高密度雙極性碼 )碼的使用，其不但保持 AMI（ Alternation mark Inversion交替反轉(zhuǎn)碼）碼的優(yōu)點(diǎn)外，更使連 0 串的個(gè)數(shù)減到至多 0 個(gè)的優(yōu)點(diǎn)，而且還克服了 AMI 碼關(guān)于可能出現(xiàn)長(zhǎng)連 0 串而造成提取定時(shí)信號(hào)困難的特點(diǎn)。 coding rules plex, but the decoding simple and is suitable for digital baseband transmission. This article provides a use of modern EDA technology to ACEX series FPGA chip EPlK10 for the hardware platform to Musplus II as the software platform to VHDL, for the development of tools for FPGA implementation of the HDB3 encoder design. Keywords: HDB3 encoder digital munication EDA FPGA