【正文】 此信號(hào)還不是真正意義上的 HDB3 碼，需要將上述編碼轉(zhuǎn)換成 “+1”、 “1”、 “0”的多電平變化波形，而此工作單純依靠數(shù)字電路是無法完成的。 經(jīng)加 V后信號(hào) V_Gen_out 通過 B 碼產(chǎn)生單元 (B_Gen)后的信號(hào) B_Gen_out波形如圖 43 所示。 HDB3 編碼器的數(shù)字電路部分由三個(gè)模塊組成： V碼產(chǎn)生單元 (v Gen)， B 碼產(chǎn)生單元 (B Gen)，單極性一雙極性轉(zhuǎn)換單元 (single2double)，其結(jié)構(gòu)圖如圖 41所示。這是一種將消息代碼 0 和 1 按如下規(guī)則進(jìn)行編碼：代碼 0 仍變換為傳輸碼 0，而把代碼中的 1 交替地變?yōu)閭鬏敶a的 +1， 1， +1， l， …… 。由此可見，修改電路和改變工藝之間的相關(guān)性較小。目前大多數(shù) EDA 工具幾乎都支持 VHDL語言。由 EDA 軟件的驗(yàn)證結(jié)構(gòu)十分接近實(shí)際結(jié)果，因此，可極大地提高電路設(shè)計(jì)效率。設(shè)計(jì)方案的描述方式可以有多種，常用的有方框圖、流程圖和描述語言等。 確定邏輯算法 實(shí)現(xiàn)系統(tǒng)邏 輯運(yùn)算的方法稱為邏輯算法，也簡稱為算法。最優(yōu)化目標(biāo)有多種，設(shè)計(jì)中常見的最優(yōu)化目標(biāo)有：器件資源利用率高；系統(tǒng)工作速度最快，即延時(shí)最??；布線最容易，即可實(shí)現(xiàn)性最好。 系統(tǒng)的可觀測性 在系統(tǒng)設(shè)計(jì)中，應(yīng)該同時(shí)烤爐功能檢查和性能的測試，即系統(tǒng)可觀性的問題，一些有經(jīng)驗(yàn)的設(shè)計(jì)者會(huì)自覺的在設(shè)計(jì)系統(tǒng)是設(shè)計(jì)觀測電路，即觀察器，指示系統(tǒng)內(nèi)部的工作狀態(tài)。 針對(duì)具體的設(shè)計(jì)，實(shí)施自頂向下的設(shè)計(jì)方法的形式會(huì)有所不同，但均需 要遵循以下兩條原則：逐層分解功能，分層次進(jìn)行設(shè)計(jì)。自頂向下是指將數(shù)字系統(tǒng)的整體逐步分解為各個(gè)子系統(tǒng)和模塊，層層分解，直至整個(gè)系統(tǒng)中各子系統(tǒng)關(guān)系合理，并便于邏輯電路級(jí)的設(shè)計(jì)和實(shí)現(xiàn)為止。 設(shè)計(jì)一個(gè)數(shù)字系統(tǒng)時(shí)，采用該模型的優(yōu)點(diǎn)是： 把數(shù)字系統(tǒng)劃分控制子系統(tǒng)的數(shù)據(jù)處理子系統(tǒng)兩個(gè)主要部分，使設(shè)計(jì)者面對(duì)的電路規(guī)模減小，二者可以分別設(shè) 計(jì)。應(yīng)當(dāng)根據(jù)數(shù)字系統(tǒng)實(shí)現(xiàn)的功能或算法來設(shè)計(jì)數(shù)據(jù)處理子系統(tǒng)。 數(shù)字系統(tǒng)的設(shè)計(jì) 數(shù)字系統(tǒng)指的是交互式的、以離散形式表示的具有存儲(chǔ)、傳輸、信息處理能力的邏輯子系統(tǒng)的集合。 邏輯綜合和優(yōu)化 欲把 VHDL的軟件設(shè)計(jì)與硬件的可實(shí)現(xiàn)性掛鉤，需要利用 EDA 軟件系統(tǒng)的綜合器進(jìn)行邏輯綜合。 EDA的工程設(shè)計(jì)流程 源程序的編輯和編譯 利用 EDA 技術(shù)進(jìn)行一項(xiàng)工程設(shè)計(jì)，首先需利用 EDA 工具的文本編輯器或圖形編輯器將它用文本方式或圖形方式表達(dá)出來，進(jìn)行排錯(cuò)編譯，編程 VHDL文件格式，為進(jìn)一 步的邏輯綜合作準(zhǔn)備。它具有門級(jí)仿真器，可以進(jìn)行功能仿真和時(shí)序仿真，能夠產(chǎn)生精確的仿真結(jié)果。只有具備上述功能的 EDA 工具，才可能使電子系統(tǒng)工程師在不熟悉各種半導(dǎo)體工藝的情況下，完成電子系統(tǒng)設(shè)計(jì)。微電子技術(shù)的發(fā)展，特別是可編程邏輯器件的發(fā)展，使得微電子廠家可以為用戶提供各種規(guī)模的可編程邏輯器件，使設(shè)計(jì)者通過電子設(shè)計(jì)芯片實(shí)現(xiàn)電子系統(tǒng)功能。 20 世紀(jì) 80 年代的計(jì)算機(jī)輔助工程設(shè)計(jì) CAE階段 初級(jí)階段的硬件設(shè)計(jì)是用大量不同型號(hào)的標(biāo)準(zhǔn)芯片實(shí)現(xiàn)電子系統(tǒng)設(shè)計(jì)的。 利用 EDA 技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有以下的幾個(gè)特點(diǎn)： 1) 用軟件的方式設(shè)計(jì)硬件； 2) 用軟件的方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換時(shí)由有關(guān)的開發(fā)軟件自動(dòng)完成的； 3) 設(shè)計(jì)過程中可用有關(guān)軟件進(jìn)行各種仿真； 4) 系統(tǒng)可現(xiàn)場編程，在線升級(jí)； 5) 整個(gè)系統(tǒng)可集成在一個(gè)芯片上，體積小、功耗低、可靠性高。 雖然 HDB3 碼的編碼規(guī)則比較復(fù)雜，但譯碼卻比較簡單。解決連 “0”碼問題的有效方法之一是采用 HDB3 碼。 佳木斯大學(xué)學(xué)士學(xué)位論文 10 佳木斯大學(xué)信息電子技術(shù)學(xué)院 圖 24 二進(jìn)制數(shù)字基帶信號(hào)碼型 AMI 碼 AMI 碼是傳號(hào)交替反轉(zhuǎn)碼。即收發(fā)之間無需特別定時(shí)，且各符號(hào)獨(dú)立地構(gòu)成起止方式 ，此方式也叫自同步方式。此優(yōu)點(diǎn)雖不意味著單極性歸零碼能廣泛應(yīng)用到信道上傳輸，但它卻是其它碼型提取同步信號(hào)需采用的一個(gè)過渡碼型。 雙極性非歸零 （ NRZ ） 碼 在此編碼中， “1”和 “0”分 別對(duì)應(yīng)正、負(fù)電平，如圖 24 （ b ）所示。通常，傳輸碼的結(jié)構(gòu)應(yīng)具有下列主要特性： (1) 相應(yīng)的基帶信號(hào)無直流分量， 且低頻分量少； (2) 便于從信號(hào)中提取定時(shí)信息； (3) 信號(hào)中高頻分量盡量少， 以節(jié)省傳輸頻帶并減少碼間串?dāng)_； (4) 不受信息源統(tǒng)計(jì)特性的影響， 即能適應(yīng)于信息源的變化； (5) 具有內(nèi)在的檢錯(cuò)能力，傳輸碼型應(yīng)具有一定規(guī)律性， 以便利用這一規(guī)律性進(jìn)行宏觀監(jiān)測； (6) 編譯碼設(shè)備要盡可能簡單， 等等。例如，前面介紹的含有直流分量和較豐富低頻分量的單極性基帶波形就不適宜在低頻傳輸特性差的信道中傳輸，因 為它有可能造成信號(hào)嚴(yán)重畸變。 佳木斯大學(xué)學(xué)士學(xué)位論文 6 佳木斯大學(xué)信息電子技術(shù)學(xué)院 差分波形 這種波形不是用碼元本身的電平表示消息代碼， 而是用相鄰碼元的電平的跳變和不變來表示消息代碼，如圖 2 3(e)所示。脈沖的正、負(fù)電平分別對(duì)應(yīng)于二 進(jìn)制代碼 0，如圖 2 3(b)所示，由于它是幅度相等極性相反的雙極性波形， 故當(dāng) 0、 1 符號(hào)等可能出現(xiàn)時(shí)無直流分量。 數(shù)字基帶信號(hào) 數(shù)字基帶信號(hào)是指消息代碼的電波形，它是用不同的電平或脈沖來表示相應(yīng)佳木斯大學(xué)學(xué)士學(xué)位論文 5 佳木斯大學(xué)信息電子技術(shù)學(xué)院 的消息代碼。信道的傳輸特性通常不滿足無失真?zhèn)鬏敆l件，甚至是隨機(jī)變化的。而大多數(shù)信道，如各種無線信道和光信道， 則是帶通型的， 數(shù)字基帶信號(hào)必須經(jīng)過載波調(diào)制，把頻譜搬移到高載處才能在信道中傳輸，我們把這種傳輸稱為數(shù)字頻帶（調(diào)制或載波）傳輸。在數(shù)字通信中，有些場合可不經(jīng)過載波調(diào)制和解調(diào)過程，而基帶信號(hào)進(jìn)行直接傳輸。在一般的數(shù)字通信系統(tǒng)中首先將消息變?yōu)閿?shù)字基帶信號(hào)，稱為信源編碼，經(jīng)過調(diào)制后進(jìn)行傳輸，在接收端先進(jìn)行解調(diào)恢復(fù)為基帶信號(hào)，再進(jìn)行解碼轉(zhuǎn)換為消息。 關(guān)鍵字 ： HDB3編碼器 數(shù)字基帶通信 EDA FPGA 佳木斯大學(xué)學(xué)士學(xué)位論文 II 佳木斯大學(xué)信息電子技術(shù)學(xué)院 Abstract With power and light of modern munications to transmit information, digital information generated by the digital terminal is 1 and 0 two kinds of code (state) representatives of the random sequence, he can express different forms of electrical signals to construct different form of digital signals. In general digital munication system will first message into a digital baseband signal, known as source code, after the transmission through the modulation, demodulation at the receiving end first restore the baseband signal, and then convert the message to decode. In the digital baseband signal transmission system with the HDB3 code HDB3 code to determine the baseband signal without DC ponent, and only a very small lowfrequency ponent。 佳木斯大學(xué)學(xué)士學(xué)位論文 2 佳木斯大學(xué)信息電子技術(shù)學(xué)院 第 2章 數(shù)字基帶傳輸 數(shù)字基帶傳輸概述 來自數(shù)據(jù)終端的原始數(shù)據(jù)信號(hào)，如計(jì)算機(jī)輸出的二進(jìn)制序列，電傳機(jī)輸出的代碼，或者是來自模擬信號(hào)經(jīng)數(shù)字化處理后的 PCM 碼組， ΔM序列等等都是數(shù)字信號(hào)。 圖 21 數(shù)字基帶傳輸系統(tǒng) 圖 21 中各部分的作用簡述如下： 信道信號(hào) 形成器 數(shù)字 基 帶信號(hào) GT(?? 抽 樣 判決器 同步 提取 C ( ? )接 收 濾波器 G K ( ? )n ( t ) 信 道 佳木斯大學(xué)學(xué)士學(xué)位論文 3 佳木斯大學(xué)信息電子技術(shù)學(xué)院 信道信號(hào)形成器 基帶傳輸系統(tǒng)的輸入是由終端設(shè)備或編碼器產(chǎn)生的脈沖序列，它往往不適合直接送到信道中傳輸。 佳木斯大學(xué)學(xué)士學(xué)位論文 4 佳木斯大學(xué)信息電子技術(shù)學(xué)院 圖 22 基帶系統(tǒng)各點(diǎn)波形示意圖 其中， (a)是輸入的基帶信號(hào)，這是最常見的單極性非歸零信號(hào)； (b)是進(jìn)行碼型變換后的波形； (c)對(duì) (a)而言進(jìn)行了碼型及波形的變換，是一種適合在信道中傳輸?shù)牟ㄐ危? (d)是信道輸出信號(hào)，顯然由于信道頻率特性不理想，波形發(fā)生失真并疊加了噪聲； (e)為接收濾波器輸出 波形 , 與 (d)相比，失真和噪聲減弱； (f)是位定時(shí)同步脈沖 。其特點(diǎn)是極性單一，有直流分量，脈沖之間無間隔。 雙極 性歸零波形 它是雙極性波形的歸零形式，如圖 2 3(d)所示。實(shí)際上還存在多于一個(gè)二進(jìn)制符號(hào)對(duì)應(yīng)一個(gè)脈沖的情形。 這是兩個(gè)既獨(dú)立又有聯(lián)系的問題。接收單極性 NRZ 碼的判決電平應(yīng) 取 “1”碼 電平的一半。 單極性歸零碼如圖 24（ c ）所示，在傳 送 “l(fā)”碼時(shí)發(fā)送 1 個(gè)寬度小于碼元持續(xù)時(shí)間的歸零脈沖；在傳送 “0”碼時(shí)不發(fā)送脈沖。所以，在發(fā)送端不必按一定的周期發(fā)送信息。由圖可見，這種碼型在 形式上與單極性或雙極性碼型相同，但它代表的信息符號(hào)與碼元本身電位或極性無關(guān)，而僅與相鄰碼元的電位變化有關(guān)。此外， AMI 碼的編譯碼電路簡單，便于利用傳號(hào)極性交替規(guī)律觀察誤碼情況。V 脈沖和 177。 圖 25 AMI 碼和 HBD3 碼的功率譜 佳木斯大學(xué)學(xué)士學(xué)位論文 12 佳木斯大學(xué)信息電子技術(shù)學(xué)院 另外在數(shù)字基帶傳輸系統(tǒng)中還有 PST 碼、數(shù)字雙向碼、密勒碼、 CMI 碼、nBmB 碼。 由于設(shè)計(jì)師對(duì)圖形符號(hào)使用數(shù)量有限，傳統(tǒng)的手工布圖方法無法滿足產(chǎn)品復(fù)雜性的要求，更不能滿足工作效率的要求。20 世紀(jì) 80 年代初，推出的 EDA 工具則以邏輯模擬、定時(shí)分析、故障仿真、自動(dòng)布局和布線為核心，重點(diǎn)解決電路設(shè)計(jì)沒有完成之前的功能檢測等問題。因此， EDA 工具是以系統(tǒng)機(jī)設(shè)計(jì)為核心，包括系統(tǒng)行為級(jí)描述與結(jié)構(gòu)綜合，系統(tǒng)仿真與測試驗(yàn)證，系統(tǒng)劃分與指標(biāo)分配，系統(tǒng)決策與文件生成等一整套的電子系統(tǒng)設(shè)計(jì)自動(dòng)化工具。 因此想要做好 EDA 設(shè)計(jì)，熟悉各個(gè)可編程邏輯器件、硬件、軟件描述語言、軟件開發(fā)工具。 Foundation Series： Xilinx公司最細(xì)集成開發(fā)的 EDA 工具。當(dāng)填好時(shí)鐘信號(hào)名、狀態(tài)轉(zhuǎn)換條件、狀態(tài)機(jī)類型等要素后，就可以自動(dòng)生成 VDHL 程序。在這時(shí)的仿真中，可以充分發(fā)揮 VHDL 中適用于仿真控制的語句及有關(guān)的預(yù)定義函數(shù)和庫文件。數(shù)據(jù)處理子系統(tǒng)主要由存儲(chǔ)器、運(yùn)算器、數(shù)據(jù)選擇器等功能電路組成。 把數(shù)字系統(tǒng)劃分成數(shù)據(jù)子系統(tǒng)和控制子系統(tǒng)進(jìn)行設(shè)計(jì)，這只是一種手段，不是目的。同時(shí)控制子系統(tǒng)和數(shù)據(jù)處理子系統(tǒng)的界限劃分也比較困難 ，需要反復(fù)比較和調(diào)整才能確定。 適合多個(gè)設(shè)計(jì)者同時(shí)進(jìn)行設(shè)計(jì)。分割過程中，若分割過粗，則不易于用邏輯語言表達(dá)；分 割過細(xì)則帶來不必要的重復(fù)和繁瑣。 佳木斯大學(xué)學(xué)士學(xué)位論文 22 佳木斯大學(xué)信息電子技術(shù)學(xué)院 最優(yōu)化設(shè)計(jì) 由于可編程器件的邏輯資源、連接資源和 I/O 資源有限，器件的速度和性能也是有限的，用器件設(shè)計(jì)系統(tǒng)的過程相當(dāng)于求 最優(yōu)解的過程。在設(shè)計(jì)任務(wù)書中，可用各種方式提出對(duì)整個(gè)數(shù)字系統(tǒng)的邏輯要求，常用的方式有自然語言、邏輯流程圖、時(shí)序圖或幾種方法的結(jié)合。如果某一部分的規(guī)模仍嫌大，則需要進(jìn)一步劃分 。 當(dāng)電路設(shè)計(jì)完成后必須驗(yàn)證設(shè)計(jì)是否正確。 VHDL 語言 常用的硬件描述性語言有 VHDL、 Verilog 和 ABEL 語言。 3) VHDL語言描述與工藝不發(fā)生關(guān)系 在用 VHDL語言設(shè)計(jì)系統(tǒng)硬件時(shí)，沒有嵌入工藝信息。這樣，設(shè)計(jì)人員自行開發(fā)的 IP 模塊在集成電路設(shè)計(jì)中占有重要的地位。 分析 HDB3 的編碼結(jié)果： V 碼的極性是正負(fù)交替的，余下的 1 碼和 B 碼看成 為一體也是正負(fù)交替的，同時(shí)滿足 V 碼的極性與前面的非零碼極性一致。因此，在判斷某一 0 是否應(yīng)被轉(zhuǎn)化為 B 時(shí)，首先應(yīng)保證其后第三位碼元為 V碼元，因此，必須對(duì)當(dāng)前碼元進(jìn)行暫存，等待其后第三位碼元的到來。 經(jīng)過單極性一雙極性轉(zhuǎn)化單元， +1(包括 “+1”、 “+V”、 “+B”)用 2 位二進(jìn)