【正文】 中“Properties”，編輯操作步驟屬性。ISE中XST設(shè)計流程的綜合階段約束文件與實現(xiàn)階段約束文件的概念并不分明，綜合階段的約束條件常常通過實現(xiàn)階段的約束文件來完成。－XST項，其包含了3個子項，意義分別為：查看綜合報告、查看綜合器件的RTL級原理圖和檢查語法。雖然XST與Synplify Pro等業(yè)界流行的綜合工具相比特點并不突出，功能也不全面，但是Xilinx 對自己的FPGA/CPLD 內(nèi)部結(jié)構(gòu)最為了解，所以XST對Xilinx器件的支持也最為直接，更重要的是XST內(nèi)嵌在ISE中，安裝后可以直接使用。如圖323所示。由HDB3碼的編碼規(guī)則發(fā)現(xiàn)V碼的極性是正負交替的，余下的“1”和B碼的極性也是正負交替的，且V碼的極性與V碼之前的非零碼極性一致。如圖322所示。cbhdb3模塊是在插入V碼的基礎(chǔ)上，當(dāng)相鄰兩個V碼之間有偶數(shù)個非“0”碼時．則把后一個V碼之前的第1個非“0”碼后面的“0”碼變換成B碼。下面各圖是各個功能模塊的行為級仿真波形：cvhdb3模塊是插入V碼過程，對消息代碼里的連零串進行檢測，一旦出現(xiàn)4個連零串的時候，就把第4個“O”替換成破壞符V，其他情況下消息代碼原樣輸出。具體方法在上面已經(jīng)講過。如果原理圖有錯，檢錯對話框內(nèi)將羅列所有錯誤。單擊繪圖工具欄中的按鈕，ECS自動檢查當(dāng)前原理圖?！瓿善溆喔鞑糠衷O(shè)計，單擊按鈕保存設(shè)計。 添加I/O管腳 ECS中并沒有專用的總線繪制命令，繪制總線時仍然采用繪制連線命令【Add Wire】，僅僅利用網(wǎng)線命名區(qū)分總線與普通連線。 設(shè)置輸入管腳 在設(shè)置選項卡選擇添加輸出管腳（Add an output marker），與添加輸入管腳的方法相同，添加輸出管腳。 為已經(jīng)命名的網(wǎng)線設(shè)置I/O端口管腳比較簡便，單擊繪圖工具欄中的按鈕，選擇“添加輸入管腳（Add an input marker）”。如果單擊網(wǎng)線名稱欄旁邊的按鈕，網(wǎng)線名稱序號自動加1或者減1. 按同樣的方法為其他網(wǎng)線添加名稱。單擊繪圖工具欄中的按鈕，選擇網(wǎng)線分支命名（Name the Branch），在網(wǎng)線名稱欄填寫“clk”作為“test1”的時鐘信號輸入管腳名稱，當(dāng)鼠標指針移動到原理圖中時，發(fā)現(xiàn)鼠標指針處已有了“clk”網(wǎng)線名稱。添加網(wǎng)線名稱有兩個途徑：一是增強了原理圖的可讀性，在綜合與實現(xiàn)時也易于查看某條網(wǎng)線的延時與布線情況；另外，ECS如大多數(shù)原理圖編輯工具一樣，默認同名網(wǎng)線就是一條線。此外，還有另一種連線方法，不用直接將所需連接的管腳直接相連，在后面的管腳命名時需要連接在一起的管腳命名相同，這樣就可以將管腳相連，這種方法在視覺上看起來比較清楚，特別是對較大的工程而言比較適用，在本設(shè)計中就采用了這種方法。 選擇并放置用戶自建器件符號 添加連線單擊繪圖工具欄中的按鈕，選擇智能連線方式，當(dāng)鼠標指針移動到原理圖可畫線區(qū)域時，鼠標自動變?yōu)椤?”形狀。單擊按鈕，單擊按鈕確認新建資源信息，啟動ECS。 使用測試激勵波形啟動仿真(6) 右鍵“Simulate Behavioral Model”，選擇“Rerun All”，對設(shè)計進行仿真。 新建的測試激勵波形資源(5) 選擇測試激勵波形資源，發(fā)現(xiàn)當(dāng)前資源操作窗中對該資源的操作是仿真。 測試激勵波形編輯窗(3) 完成激勵信號波形輸入后單擊工具欄中的按鈕，保存設(shè)計。信號波形編輯區(qū)是HDL Bencher的主體，完成激勵信號的波形編輯。工具欄包含了HDL Bencher中常用命令的快捷按鈕。(2) 測試激勵波形編輯窗簡單明了，由菜單欄、工具欄、信號列表、端口屬性和信號波形編輯區(qū)等項目組成。 時間設(shè)置窗(1) 如果整個設(shè)計都是同步時序設(shè)計，那么單擊按鈕，完成時間設(shè)置，進入HDL Bencher測試波形編輯窗口。全局信號設(shè)置主要選擇是否使用GSR（FPGA），PRLD（CPLD）等全局置位、復(fù)位信號。時鐘周期需要設(shè)置的參數(shù)有：觸發(fā)沿（上升沿觸發(fā)、下降沿觸發(fā)、兩個沿都觸發(fā)），時鐘高、低電平保持時間，輸入建立時間，輸出有效時間，時鐘偏移等。 新建資源對話框(4) 首先遇到的是初始時間設(shè)置對話框。 選擇被測模塊(3) 單擊按鈕，進入新建資源信息對話框。(1) 啟動工程后，在資源管理窗單擊鼠標右鍵，在彈出的菜單中選擇【New Source】命令，彈出新建資源對話框，選擇新建類型為“Test Bench Waveform”，鍵入測試激勵文件名。 生成符號用上述同樣的方法進行cbhdb3（插入B碼模塊）、d_chdb3（單雙極性變換模塊）、fenpin（分頻模塊）、test1（激勵源模塊）四個模塊的編寫并且生成模塊器件符號，方便頂層模塊的設(shè)計。 功能仿真 功能仿真結(jié)果生成符號仿真后cvhdb3（插入V碼模塊）沒有語法錯誤，并且行為仿真結(jié)果正確。 源代碼檢錯功能仿真功能仿真也被稱為前仿真，它的主要目的是驗證設(shè)計的邏輯功能是否正確，功能仿真不包含任何門延遲和路徑延遲信息，是獨立于器件信息之外的仿真。在HDL編輯器中編寫代碼，單擊按鈕。 編輯模塊的輸入、輸出信號屬性(2) 單擊按鈕，單擊按鈕確認新建源代碼模塊。單擊新建資源快捷，會彈出新建資源對話框。 HDL源代碼設(shè)計輸入【1617】 本次設(shè)計使用的是源代碼輸入，主要分為：新建HDL源代碼資源；設(shè)計源代碼輔助模板；利用語言模板輔助設(shè)計源代碼；源代碼檢錯等步驟。啟動ISE工程管理器，每次啟動Project Navigator時都會默認回復(fù)到最近使用過的工程界面，由于此時沒有前面的工程記錄，所以出現(xiàn)了空白工程界面，選擇【File】/【New Project】選項，彈出新建工程對話框，在工程名中輸入“HDB3”作為工程名。 模塊設(shè)計輸入【1315】【18】 使用Project Navigator創(chuàng)建并管理工程 雙擊桌面上ISE Project Navigator的快捷圖標啟動ISE。在圖形輸入時可以使用ECS的輔助項幫助設(shè)計原理圖。ISE秉承了Xillnx設(shè)計軟件的強大輔助功能。ISE豐富的在線幫助信息，結(jié)合Xilinx的技術(shù)支持網(wǎng)站，一般設(shè)計過程中可能遇到的問題都能得到很好的解決。ISE界面風(fēng)格簡潔流暢，易學(xué)易用。ISE的主要特點如下：ISE是一個集成環(huán)境，可以完成整個FPGA/CPLD開發(fā)過程。這一技術(shù)專門為解決設(shè)計人員所面臨的時序收斂和生產(chǎn)力這兩大艱巨挑戰(zhàn)而開發(fā)。ISE是集成綜合環(huán)境的簡稱，它是Xilinx FPGA/CPLD的綜合性集成設(shè)計平臺，該平臺集成了從設(shè)計輸入、仿真、邏輯綜合、布局布線與實現(xiàn)、時序分析、芯片下載與配置、功率分析等幾乎所有設(shè)計流程所需工具。消息碼：1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 插V變換：01 00 00 00 11 01 00 00 00 11 01 01 00 00 00 11 00 00 00 11 01 插B變換：01 00 00 00 11 01 00 00 00 11 01 01 10 00 00 11 10 00 00 11 01 單雙極性變換：10 00 00 00 10 01 00 00 00 01 10 01 10 00 00 10 01 00 00 01 10第三章 基于ISE的設(shè)計輸入與行為級功能仿真 Xilinx ISE 簡介【12】 Xilinx 作為當(dāng)今世界上最大的FPGA/CPLD生產(chǎn)商之一，長期以來一直推動著FPGA/CPLD技術(shù)的發(fā)展。插B輸出表示為dataout2[0]、dataout2[1]。在單雙極性變換中用“01”表示“1”電平，用“10”表示“+1”電平，用“00”表示“0”電平。 單雙極性變換示意圖 實例分析 下面通過一串實際的消息代碼來說明這個編碼過程。具體操作是設(shè)置一個標志位flag，通過檢測判斷標志位的狀態(tài)來確定是否進行單雙極性變換，標志位要交替變換以實現(xiàn)“l(fā)”和“B”正負交替，V碼的極性也根據(jù)標志位變換。 分析HDB3碼的編碼規(guī)則，發(fā)現(xiàn)V碼的極性是正負交替的，余下的“1”和B碼的極性也是正負交替的，且V碼的極性與V碼之前的非零碼極性一致。這部分功能的實現(xiàn)需設(shè)置一個檢測當(dāng)前V碼狀態(tài)的標志位firstv。采用4位移位寄存器是根據(jù)HDB3編碼規(guī)則的特點確定，經(jīng)插V后，連零串中的第4個“0”變成V碼，代碼中連零個數(shù)最多是3個，而插入B碼操作是把在后一個V碼之前的第1個非零碼之后的“O”變換成B碼，這個長度不超過3個“0”，因此只需4位寄存器就可通過判斷現(xiàn)在的輸入狀態(tài)來決定是否應(yīng)插入B碼。 當(dāng)相鄰兩個V碼之間有偶數(shù)個非“0”碼時．則把后一個V碼之前的第1個非“0”碼后面的“0”碼變換成B碼。 插入“V”碼過程流圖輸入的代碼經(jīng)插V操作后全部轉(zhuǎn)換成雙相碼，即“0”變換成“00”，“1”變換成“01”，V變換成“l(fā)l”。 HDB3編碼過程示意圖 插入V碼過程因此不用這種設(shè)計方法。根據(jù)編碼規(guī)則和利用FPGA實現(xiàn)的特點，編碼過程為：首先插入V碼，然后插入B碼，最后是單雙極性變換。HDB3碼的編碼規(guī)則包括【6】.【1011】：①將消息代碼變換成AMI碼，AMI碼的編碼規(guī)則是對碼流中的非“0”符號進行正負交替；②檢查AMI碼中的連零情況，當(dāng)連零的個數(shù)小于4個時，保持AMI的形式不變；當(dāng)連零的個數(shù)達到4個或超過4個時，則將非零碼后的第4個“0”替換成V碼，其中V碼的極性與前一非零碼（+1或1）的極性保持一致，例如，前面的非零碼是+1，則將V碼記為+V；③完成插V操作后，檢查2個相鄰V碼之間非零碼的個數(shù)是否為偶數(shù)，若為偶數(shù)，則再將相鄰2個V碼中后一個V碼的前一個非零碼后的第一個“0”變?yōu)锽碼，B碼的極性與前一非“0”碼的極性相反，同時B碼后面的非“0”碼極性再次進行交替變換，保證極性交替反轉(zhuǎn)特性。可以通過插入額外數(shù)據(jù)比特提高數(shù)據(jù)速率【9】。和常用的NRZ碼相比，HDB3具有很多優(yōu)點，例如：消除了NRZ碼的直流成分，具有時鐘恢復(fù)和更好的抗干擾性能，這使得它更適合于長距離信道傳輸。此外，常用的NRZ碼不適合在高速長距離數(shù)據(jù)通信的信道中傳輸，因而選用了HDB3碼。因此，我們選擇了用三階高密度雙極性碼HDB3碼。必須在接受端從相應(yīng)的基帶信息中加以提取，因而傳輸碼型應(yīng)利于收端定時時鐘的提取，滿足接受端再生原始信息時的需要。對于傳輸信道，要求線路傳輸碼型的頻譜不含支流分量，并且只有很少的低頻分量和高頻分量。因此，對于一般信道高頻和低頻部分均是受限制的?；鶐盘栴l譜中含有豐富的低頻分量乃至支流分量，當(dāng)數(shù)字信號進行長距離的增大而增大，電纜中線對之間的電磁輻射也隨著頻率的增高而加劇，從而限制了信號的傳輸距離和傳輸質(zhì)量。而在一般的數(shù)字通信系統(tǒng)中首先將消息變換為數(shù)字基帶信號，稱為信源編碼[68]，經(jīng)過調(diào)制后進行傳輸，在接收端解調(diào)后恢復(fù)出基帶信號，在進行解碼轉(zhuǎn)換為原始消息。在光纖通信系統(tǒng)中，常選擇m=n+1，取1B2B碼、2B3B碼、3B4B碼及5B6B碼等。由于mn，新碼組可能有2n種組合，故多出(2n2m)種組合。塊編碼的形式有nBmB碼， nBmT 碼等。塊編碼為了提高線路編碼性能，需要某種冗余來確保碼型的同步和檢錯能力。此外，由于10為禁用碼組，不會出現(xiàn)三個以上的連碼，這個規(guī)律可用來宏觀檢錯。其編碼規(guī)則是：“1”碼交替用“11”和“00”兩位碼表示；“0”碼固定地用“01”表示。因此，用雙相碼的下降沿去觸發(fā)雙穩(wěn)電路，即可輸出密勒碼，密勒碼最初用于氣象衛(wèi)星和磁記錄，現(xiàn)在也用于低速基帶數(shù)傳機中?！?”碼有兩種情況：單個“0”時，在碼元持續(xù)時間內(nèi)不出現(xiàn)電平躍變，且與相鄰碼元的邊界處也不躍變，連“0”時，在兩個“0”碼的邊界處出現(xiàn)電平躍變，“00”與“11”交替。 密勒碼密勒碼又稱延遲調(diào)制碼，它是雙相碼的一種變形。有跳變則表示二進制“1”，無跳變則表示二進制“0”。雙相碼是利用每個碼元持續(xù)時間中間的電平跳變進行同步和信碼表示。 雙相碼適用于數(shù)據(jù)終端設(shè)備近距離上傳輸，局域網(wǎng)常采用該碼作為傳輸碼型。它在每個碼元間隔的中心點都存在電平的跳變，所以含有豐富的位定時信息，且沒有直流分量，編碼過程也簡單。編碼規(guī)則之一是：“0”碼用“01”兩位碼表示，“1”碼用“10”兩位碼表示。雙相碼 雙相碼又稱曼徹斯特碼。因此，HDB3碼是目前應(yīng)用最為廣泛的碼型。 HDB3碼的編碼雖然比較復(fù)雜，但譯碼卻比較簡單。HDB3碼HDB3碼的全稱是三階高密度雙極性碼。AMI碼的缺點是，當(dāng)原信碼出現(xiàn)長連“0”串時，信號的電平長時間不跳變，造成提取定是信號的困難。AMI碼的優(yōu)點是,沒有直流成分，且高、低頻分量少，能量集中在頻率為1/2碼速處；編碼電路簡單，且可利用傳號極性交替這一規(guī)律觀察誤碼情況；如果它是AMIRZ波形，接收后只要全波整流，就可變?yōu)閱螛O性RZ波形，從中可以提取定時分量。編譯碼簡單，以降低通信延時和成本。 傳輸碼的碼型選擇原則 傳輸碼（或稱線路碼）的結(jié)構(gòu)將取決于實際信道特性和系統(tǒng)工作的條件。因此，對傳輸用的基帶信號主要有以下兩個方面的要求。又如，當(dāng)消息代碼中包含長串的 “1”或“0”符號時，非歸零波形呈現(xiàn)出連續(xù)的固定電平，因而無法獲得定時信息。 基帶傳輸碼【6】在實際的基帶傳輸系統(tǒng)中，并不是所有的基帶波形