【正文】 elsif count=30 then state=10。set1=39。139。139。 if count=0 then state=00。039。139。then count=count+1。then if urgen=39。event and clk=39。 state=00。139。如圖32所示，reset是復(fù)位引腳；clk是時(shí)鐘引腳，其值為分頻器的輸出時(shí)鐘信號(hào)；urgen是緊急狀態(tài)引腳；state[1..0]是狀態(tài)引腳；sub，set1，set2是狀態(tài)選擇引腳。 交通燈控制器各模塊的程序設(shè)計(jì) 下面是各功能模塊的VHDL程序，文中只寫(xiě)出了它們的核心部分，各模塊完整的程序在附錄中給出。譯碼器模塊將控制器模塊的控制作用通過(guò)譯碼表現(xiàn)出來(lái)，即我們看到的交通燈?？刂破靼ㄖ笖?shù)模塊、計(jì)數(shù)模塊和主控制器模塊。 交通燈控制器狀態(tài)根據(jù)要求，交通燈分四個(gè)狀態(tài)，如下表21：表21 交通燈的四個(gè)狀態(tài) 南北方向（主干道） 東西方向（次干道）狀態(tài)綠紅黃綠紅黃1( st0 )1000102( st1 )0010103( st2 )0101004( st3 )010001有一條主干道和一條支干道的匯合點(diǎn)形成的十字路口，為確保車輛安全，迅速通行，在干道和支道的入口設(shè)置了紅、綠、黃3色信號(hào)燈。置數(shù)模塊將交通燈的點(diǎn)亮?xí)r間預(yù)置到置數(shù)電路中，計(jì)數(shù)模塊以秒為單位倒計(jì)時(shí)，當(dāng)計(jì)數(shù)值減為零時(shí)，主控電路改變輸出狀態(tài)，電路進(jìn)入下一個(gè)狀態(tài)的倒計(jì)時(shí)。按下reset鍵后，系統(tǒng)實(shí)現(xiàn)全清零，計(jì)數(shù)器由初狀態(tài)計(jì)數(shù)，對(duì)應(yīng)狀態(tài)的指示燈亮；6. 用VHDL語(yǔ)言設(shè)計(jì)上述功能的交通燈控制器，并用層次化方法設(shè)計(jì)該電路；7. 仿真、驗(yàn)證設(shè)計(jì)的正確性。4．能實(shí)現(xiàn)特殊狀態(tài)的功能。 交通燈控制系統(tǒng)設(shè)計(jì)要求1．能顯示十字路口東西、南北兩個(gè)方向的紅、黃、綠燈的指示狀態(tài)，用兩組紅、黃、綠三色燈作為兩個(gè)方向的紅、黃、綠燈；2．南北向?yàn)橹鞲傻?，每次通行時(shí)間為50S，東西向?yàn)橹Ц傻?，每次通行時(shí)間為30S；3．能實(shí)現(xiàn)正常的倒計(jì)時(shí)功能，用兩組數(shù)碼管作為東西、南北向的倒計(jì)時(shí)顯示。具體采用哪種類型, 應(yīng)根據(jù)其應(yīng)用場(chǎng)合及特點(diǎn)加以確定。在現(xiàn)代化的大城市中，十字交叉路口越來(lái)越多，在每個(gè)交叉路口都需要使用紅綠燈進(jìn)行交通指揮和管理，紅、黃、綠燈的轉(zhuǎn)換要有一個(gè)準(zhǔn)確的時(shí)間間隔和轉(zhuǎn)換順序，這就需要有一個(gè)安全、自動(dòng)的系統(tǒng)對(duì)紅、黃、綠燈的轉(zhuǎn)換進(jìn)行管理，本系統(tǒng)就是基于此目的而開(kāi)發(fā)的。同時(shí)，東西南北每條干道上都為人行橫道設(shè)置了紅綠燈,提醒行人在安全時(shí)刻穿越道路以保證行人的安全。因此，本文主要考慮前行和左轉(zhuǎn)這兩種情況。圖21 十字路口示意圖 一般情況下，當(dāng)汽車行駛至十字交通路口時(shí)，有3種選擇: 向前，向左轉(zhuǎn)彎，向右轉(zhuǎn)彎。利用MaxPlus II軟件平臺(tái)進(jìn)行設(shè)統(tǒng)設(shè)計(jì)。設(shè)計(jì)者可使用Altera或標(biāo)準(zhǔn)CAE設(shè)計(jì)輸入工具去建立邏輯設(shè)計(jì)，使用MaxPlus II編譯器對(duì)Altera器件設(shè)計(jì)進(jìn)行編譯，并使用Altera或其它CAE校驗(yàn)工具進(jìn)行器件或板級(jí)仿真。 MaxPlus II的特點(diǎn)1. MaxPlus II的編譯核心支持Altera的FLEX 10K、FLEX 8K、MAX9000、MAX7000、FLASHlogic、MAX5000、Classic系列可編程邏輯器件； 2. MaxPlus II的設(shè)計(jì)輸入、處理與校驗(yàn)功能一起提供了全集成化的一套可編程邏輯開(kāi)發(fā)工具，可加快動(dòng)態(tài)調(diào)試，縮短開(kāi)發(fā)周期； 3. MaxPlus II支持各種HDL設(shè)計(jì)輸入，包括VHDL、Verilog和Altera的AHDL； 4. MaxPlus II可與其他工業(yè)標(biāo)準(zhǔn)設(shè)計(jì)輸入、綜合與校驗(yàn)工具鏈接。其次，在進(jìn)行原理圖輸入時(shí)，可以直接放置74系列邏輯芯片，所以對(duì)于普通愛(ài)好者來(lái)說(shuō)，即使不使用Altera的可編程器件，也可以把MaxPlus II作為邏輯仿真工具，另外，不用搭建硬件電路，即可對(duì)自己的設(shè)計(jì)進(jìn)行調(diào)試，支持Altera公司不同結(jié)構(gòu)的可編程邏輯器件，能滿足用戶各種各樣的設(shè)計(jì)需要。MaxPlus II的界面友好，在線幫助完備，初學(xué)者也可以很快學(xué)習(xí)掌握。從最初的第一代A＋PLUS，第二代MaxPlus II，發(fā)展到第三代MaxPlus II，Altera公司的開(kāi)發(fā)工具軟件在發(fā)展中不斷完善。自頂而下的設(shè)計(jì)方法使系統(tǒng)被分解為各個(gè)模塊的集合之后，可以對(duì)設(shè)計(jì)的每個(gè)獨(dú)立模塊指派不同的工作小組，這些工作小組可以工作在不同地點(diǎn)，甚至可以分屬于不同的單位，最后將不同的模塊集成為最終的系統(tǒng)模型，并對(duì)其進(jìn)行綜合測(cè)試和評(píng)價(jià)。從自上而下的設(shè)計(jì)過(guò)程中可以看到，在系統(tǒng)設(shè)計(jì)過(guò)程中要進(jìn)行三級(jí)仿真，即行為層次仿真、RTL層次仿真和門級(jí)層次仿真。所以利用VHDL語(yǔ)言設(shè)計(jì)數(shù)字系統(tǒng)時(shí)，可以根據(jù)硬件電路的設(shè)計(jì)需要，自行利用PLD設(shè)計(jì)自用的ASIC芯片，而無(wú)須受通用元器件的限制。第三，系統(tǒng)可大量采用PLD芯片。第二，應(yīng)用邏輯綜合工具產(chǎn)生的門級(jí)網(wǎng)絡(luò)表，將其轉(zhuǎn)換成PLD的編程碼點(diǎn)，即可利用PLD實(shí)現(xiàn)硬件電路的設(shè)計(jì)。此時(shí)，如果需要，可將邏輯綜合的結(jié)果以邏輯原理圖的方式輸出。第三層次是邏輯綜合。要想得到硬件的具體實(shí)現(xiàn)，必須將行為方式描述的VHDL語(yǔ)言程序改寫(xiě)為RTL方式描述的VHDL語(yǔ)言程序。這一層次稱為寄存器傳輸描述（又稱數(shù)據(jù)流描述）。在行為描述階段，并不真正考慮其實(shí)際的操作和算法用何種方法來(lái)實(shí)現(xiàn)，而是考慮系統(tǒng)的結(jié)構(gòu)及其工作的過(guò)程是否能到達(dá)系統(tǒng)設(shè)計(jì)的要求。所謂行為描述，實(shí)質(zhì)上就是對(duì)整個(gè)系統(tǒng)的數(shù)學(xué)模型的描述。即從系統(tǒng)總體要求出發(fā)，自上而下地逐步將設(shè)計(jì)的內(nèi)容細(xì)化，最后完成系統(tǒng)硬件的整體設(shè)計(jì)。采用傳統(tǒng)方法設(shè)計(jì)數(shù)字系統(tǒng)，特別是當(dāng)電路系統(tǒng)非常龐大時(shí)，設(shè)計(jì)者必須具備較好的設(shè)計(jì)經(jīng)驗(yàn)，而且繁雜多樣的原理圖的閱讀和修改也給設(shè)計(jì)者帶來(lái)諸多的不便。但最適合于用CPLD＆VHDL等器件實(shí)現(xiàn)數(shù)字電子系統(tǒng)設(shè)計(jì)的硬件描述語(yǔ)言當(dāng)屬于VHDL。許多設(shè)計(jì)不用從頭開(kāi)始，少花錢辦快事，縮短產(chǎn)品設(shè)計(jì)周期，加速產(chǎn)品更新，提高設(shè)計(jì)效益，這也是VHDL語(yǔ)言得到廣泛應(yīng)用的重要原因。用VHDL語(yǔ)言編程實(shí)現(xiàn)數(shù)字電子系統(tǒng)硬件設(shè)計(jì)容易做到技術(shù)共享。（3）VHDL的設(shè)計(jì)不依賴于特定的器件，方便了工藝的轉(zhuǎn)換。VHDL還具有以下優(yōu)點(diǎn)：（1）VHDL的寬范圍描述能力使它成為高層進(jìn)設(shè)計(jì)的核心，將設(shè)計(jì)人員的工作重心提高到了系統(tǒng)功能的實(shí)現(xiàn)與調(diào)試，而花較少的精力于物理實(shí)現(xiàn)。VHDL是一種全方位的硬件描述語(yǔ)言，包括系統(tǒng)行為級(jí)。早期的硬件描述語(yǔ)言，如ABEL、HDL、AHDL，由不同的EDA廠商開(kāi)發(fā)，互不兼容，而且不支持多層次設(shè)計(jì)，層次間翻譯工作要由人工完成。例如一個(gè)32位的加法器，利用圖形輸入軟件需要輸人500至1000個(gè)門，而利用VHDL語(yǔ)言只需要書(shū)寫(xiě)一行A＝B＋C即可。由于設(shè)計(jì)的主要仿真和調(diào)試過(guò)程是在高層次上完成的，這既有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上的錯(cuò)誤，避燃計(jì)工作的浪費(fèi)，又減少了邏輯功能仿真的工作量，提高了設(shè)計(jì)的一次成功率。在方框圖一級(jí)進(jìn)行仿真、糾錯(cuò)，并用硬件描述語(yǔ)言對(duì)高層次的系統(tǒng)行為進(jìn)行描述，在系統(tǒng)一級(jí)進(jìn)行驗(yàn)證。 EDA的設(shè)計(jì)方法“自頂向下”的設(shè)計(jì)方法。ESDA的出現(xiàn), 使設(shè)計(jì)師開(kāi)始實(shí)現(xiàn)“概念驅(qū)動(dòng)工程”的夢(mèng)想, 從而擺脫了大量的輔助設(shè)計(jì)作, 把精力集中在創(chuàng)造性的方案與概念構(gòu)思上, 極大地提高了系統(tǒng)的效率, 縮短了產(chǎn)品的研制周期。80年代為CAE階段,與CAD相比, 除了純粹的圖形繪制功能外, 又增加了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì), 并通過(guò)電氣連接網(wǎng)表將兩者結(jié)合在一起,以實(shí)現(xiàn)工程設(shè)計(jì)。EDA技術(shù)是伴隨著計(jì)算機(jī)、集成電路、電子系統(tǒng)設(shè)計(jì)的發(fā)展, 經(jīng)歷了計(jì)算機(jī)輔助設(shè)計(jì)(CAD)、計(jì)算機(jī)輔助工程設(shè)計(jì)(CAE)和電子系統(tǒng)設(shè)計(jì)自動(dòng)化( ESDA)三個(gè)發(fā)展階段。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。最后下載配置至EDA實(shí)驗(yàn)箱中檢測(cè)設(shè)計(jì)結(jié)果實(shí)現(xiàn)最后的設(shè)計(jì)與仿真。第二階段，以硬件描述語(yǔ)言為系統(tǒng)邏輯描述的表達(dá)方式在EDA軟件平臺(tái)上編寫(xiě)源程序，要求設(shè)計(jì)合理、性能得到優(yōu)化、器件利用率最高。本文采