【正文】 N接收停止位接收完成結(jié)束準(zhǔn)備接收下一帖數(shù)據(jù)圖21數(shù)據(jù)介紹模塊流程圖 系統(tǒng)源程序系統(tǒng)程序見附錄3。5 系統(tǒng)軟件設(shè)計(jì)軟件設(shè)計(jì)概述：本設(shè)計(jì)使用的軟件主要是ModelSim SE II 兩個(gè)軟件，用Quartus II ﹑畫頂層原理圖和生成子模塊圖。該模塊的作用就是實(shí)現(xiàn)電平轉(zhuǎn)換后于PC機(jī)相連。圖16 發(fā)送狀態(tài)機(jī)的狀態(tài)圖圖17 UART發(fā)送器的模塊圖 .Bclkt：波特率時(shí)鐘信號周期Resett：復(fù)位信號Xmit_cmd_p:短脈沖信號Txddone:串行數(shù)據(jù)Txd：數(shù)據(jù)幀 圖18 UART發(fā)送器的仿真波形 電平轉(zhuǎn)換模塊 電平轉(zhuǎn)換是由MAX232芯片實(shí)現(xiàn)的。 X_STOP ：停止位發(fā)送狀態(tài)，當(dāng)數(shù)據(jù)幀發(fā)送完畢，狀態(tài)機(jī)轉(zhuǎn)入該狀態(tài)，并發(fā)送16個(gè)bclk周期的邏輯1信號，即1位停止位。 X_SHIFT 狀態(tài)：當(dāng)狀態(tài)機(jī)處于這一狀態(tài)時(shí)，實(shí)現(xiàn)待發(fā)數(shù)器的并串轉(zhuǎn)換。XCNT16是bclk的計(jì)數(shù)器。X_START 狀態(tài)：在這個(gè)狀態(tài)下，UART的發(fā)送器一個(gè)時(shí)間寬度的邏輯0信號至TXD,即起始位。在此對XMIT_CMD進(jìn)行了脈沖寬度的限定，用XMIT_CMD_P代替XMIT_CMD信號，XMIT_CMD_P是一個(gè)短脈沖信號。在這個(gè)狀態(tài)中，UART的發(fā)送器一直在等待一個(gè)數(shù)據(jù)幀發(fā)送命令XMIT_CMD。 此狀態(tài)機(jī)一共有5個(gè)狀態(tài)：X_IDLE(空閑)、X_START(起始位)、X_WAIT（移位等待）、X_SHIFT(移位)和X_STOP(停止位)。在本設(shè)計(jì)中沒有校驗(yàn)位，但只要改變Generic參數(shù)Frameelen，也可以加入校驗(yàn)位，停止位是固定的1位格式[6]。R_STOP狀態(tài)：，或是2位，狀態(tài)機(jī)在R_STOP不具體檢測RXD，只是輸出幀接收完畢信號（REC_DONE’1’），停止位后狀態(tài)機(jī)轉(zhuǎn)回到R_START狀態(tài)，等待下一個(gè)幀的起始位。在本設(shè)計(jì)中默認(rèn)為8，即對應(yīng)的UART工作在8位數(shù)據(jù)位、無校驗(yàn)位格式。圖13 UART接收器的接收狀態(tài)機(jī)注：狀態(tài)機(jī)一共有5個(gè)狀態(tài)：R_START（等待起始位）、R_CENTER（求中點(diǎn)）、R_WAIT（等待采樣）、R_SAMPLE（采樣）和R_STOP（停止位接收）。另外，可能在R_START狀態(tài)檢測到的起始位不是真正的起始位，可能是一個(gè)偶然出現(xiàn)的干擾尖脈沖（負(fù)脈沖）。 R_CENTER狀態(tài)：對于異步串行信號，為了使每一次都檢測到正確的位信號，而是在較后的數(shù)據(jù)位檢測時(shí)累計(jì)誤差較小，顯然在每位的中點(diǎn)檢測是最為理想的。在此狀態(tài)，狀態(tài)機(jī)一直在等待RXD的電平跳轉(zhuǎn)，從邏輯1變?yōu)檫壿?，即起始位，這意味著新的一幀UART數(shù)據(jù)幀的開始，一旦起始位被確定，狀態(tài)機(jī)將轉(zhuǎn)入R_CENTER狀態(tài)。如果起始位的確是16個(gè)bclk周期長，那么接下來的數(shù)據(jù)將在每個(gè)位的中點(diǎn)處被采樣。然而，為了避免毛刺影響，能夠得到正確的起始位信號，必須要求接收到的起始位在波特率時(shí)鐘采樣的過程中至少有一半都是屬于邏輯0才可認(rèn)定接收到的是起始位。題目要求波特率為9600bit/s，由于FPGA的EP1C12核心板提供了高精度、高穩(wěn)定性的40MHz時(shí)鐘源?？梢愿鶕?jù)給定的系統(tǒng)時(shí)鐘（晶振時(shí)鐘）和要求的波特率算出波特率分頻因子，算出的波特率分頻器的分頻數(shù)。下圖為FPGA的頂層原理圖。 （4）傳輸距離有限，最大傳輸距離標(biāo)準(zhǔn)值為50英尺（實(shí)際≤15米）。 　　（2）傳輸速率較低，在異步傳輸時(shí)，波特率≤20Kbps。 　　RI 振鈴信號（Ringing），當(dāng)DCE收到對方的DCE設(shè)備送來的振鈴呼叫信號時(shí)，使該信號有效，通知DTE已被呼叫。 　　CTS DCE允許DTE發(fā)送（Clear To Send），該信號是對RTS信號的回答。 　　DTR 數(shù)據(jù)終端準(zhǔn)備好，Data Terminal Ready。 　　1個(gè)信號地線：SG。這種順序的規(guī)定對半雙工的通信線路特別有用，因?yàn)榘腚p工的通信才能確定DCE已由接收方向改為發(fā)送方向，這時(shí)線路才能開始發(fā)送。例如，只有當(dāng)DSR和DTR都處于有效（ON）狀態(tài)時(shí)，才能在DTE和DCE之間進(jìn)行傳送操作。 　?。?）地線 ： 　　　GND、——保護(hù)地和信號地，無方向。 　?。?）數(shù)據(jù)發(fā)送與接收線： 　　發(fā)送數(shù)據(jù)(Transmitted dataTxD)——通過TxD終端將串行數(shù)據(jù)發(fā)送到MODEM，(DTE→DCE)。此線也叫做數(shù)據(jù)載波檢出(Data Carrier dectectionDCD）線。 　　接收線信號檢出(Received Line detectionRLSD)——用來表示DCE已接通通信鏈路，告知DTE準(zhǔn)備接收數(shù)據(jù)。 　　這對RTS/CTS請求應(yīng)答聯(lián)絡(luò)信號是用于半雙工MODEM系統(tǒng)中發(fā)送方式和接收方式之間的切換。 　　允許發(fā)送（Clear to sendCTS）——用來表示DCE準(zhǔn)備好接收DTE發(fā)來的數(shù)據(jù)，是對請求發(fā)送信號RTS的響應(yīng)信號。 　　請求發(fā)送(Request to sendRTS)——用來表示DTE請求DCE發(fā)送數(shù)據(jù)，即當(dāng)終端要發(fā)送數(shù)據(jù)時(shí)，使該信號有效（ON狀態(tài)），向MODEM請求發(fā)送。 　　這兩個(gè)信號有時(shí)連到電源上，一上電就立即有效。常用的只有10根，它們是：（1）聯(lián)絡(luò)控制信號線： 　　數(shù)據(jù)發(fā)送準(zhǔn)備好（Data set readyDSR)——有效時(shí)（ON）狀態(tài)，表明MODEM處于可以使用的狀態(tài)。隨著設(shè)備的不斷改進(jìn)，出現(xiàn)了代替DB25的DB9接口，現(xiàn)在都把RS232接口叫做DB9。它的全名是“數(shù)據(jù)終端設(shè)備（DTE）和數(shù)據(jù)通訊設(shè)備（DCE）之間串行二進(jìn)制數(shù)據(jù)交換接口技術(shù)標(biāo)準(zhǔn)”。主要特點(diǎn)符合所有的RS232C技術(shù)標(biāo)準(zhǔn) 　　只需要單一 +5V電源供電 　　片載電荷泵具有升壓、電壓極性反轉(zhuǎn)能力，能夠產(chǎn)生+10V和10V電壓V+、V 　　功耗低，典型供電電流5mA 　　內(nèi)部集成2個(gè)RS232C驅(qū)動器 　　內(nèi)部集成兩個(gè)RS232C接收器 　　高集成度，片外最低只需4個(gè)電容即可工作。 　　第三部分是供電。 　　8腳（R2IN）、9腳（R2OUT）、10腳（T2IN）、7腳（T2OUT）為第二數(shù)據(jù)通道。由11114腳構(gòu)成兩個(gè)數(shù)據(jù)通道。功能是產(chǎn)生+12v和12v兩個(gè)電源，提供給RS232串口電平的需要。 圖7 MAX232芯片引腳介紹 第一部分是電荷泵電路。有源晶振的輸出端與FPGA的IO接口對應(yīng)關(guān)系如表2所示。晶振核心板上提供了高精度、高穩(wěn)定性50MHz的有源晶振，晶振所輸出的脈沖信號直接與FPGA的時(shí)鐘輸入引腳相連。開發(fā)板上提供如圖26所示的10針插座，其每個(gè)插針的信號定義見表1。 圖5 FPGA系統(tǒng)平臺功能框圖JTAG調(diào)試接口 在FPGA開發(fā)過程中，JTAG是一個(gè)比不可少的接口，因?yàn)殚_發(fā)人員需要下載配置數(shù)據(jù)到FPGA。1 一個(gè)SD卡接口模塊。1 8位動態(tài)七段碼管LED顯示。1 IIC接口的EEPROM存儲器模塊。 2個(gè)PS2鍵盤/鼠標(biāo)接口。 基于SPI或IIC接口的音頻CODEC模塊。 1個(gè)標(biāo)準(zhǔn)串行接口。 RTC，提供系統(tǒng)實(shí)時(shí)時(shí)鐘?？筛鼡QEP2C20F484C8等其它核心板。上述的這些資源模塊既可以滿足初學(xué)者入門的要求，也可以滿足開發(fā)人員進(jìn)行二次開發(fā)的要求。同時(shí)，系統(tǒng)還可以根據(jù)用戶不同的設(shè)計(jì)需求來更換其它不同系列的核心板，如： EP1CEP2CEP3C25等。 EP1C12核心板具有JTAG調(diào)試接口、50MHz高精度時(shí)鐘源等可用資源，因此對于設(shè)計(jì)和仿真都提供了較好的條件。同時(shí)，系統(tǒng)還可以根據(jù)用戶不同的設(shè)計(jì)需求來更換其它不同系列的核心板，如： EP1CEP2CEP3C25等。而MAX232芯片是美信公司專門為電腦的RS232標(biāo)準(zhǔn)串口設(shè)計(jì)的單電源電平轉(zhuǎn)換芯片，所以電平轉(zhuǎn)換部分就是用MAX232實(shí)現(xiàn)的。（4）VHDL對設(shè)計(jì)的描述具有相對獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)?！?（3）VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。強(qiáng)大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。． 圖2 UART數(shù)據(jù)帖格式 UART工作原理UART 接收器在工作時(shí),信號檢測器一直監(jiān)視RxD 線上的電平,當(dāng)RxD 線上出現(xiàn)低電平時(shí), 通知串行接收控制器有數(shù)據(jù)需要接收,此時(shí)接收控制器啟動移位寄存器、波特率發(fā)生器和數(shù)據(jù)位計(jì)數(shù)器. 在波特率時(shí)鐘的驅(qū)動下移位寄存器將RxD 線上的電平值依次移入內(nèi)部寄存器,當(dāng)計(jì)數(shù)器的計(jì)數(shù)值達(dá)到10 時(shí)表示一幀數(shù)據(jù)接收完成,這時(shí)接收控制器產(chǎn)生數(shù)據(jù)接收完成中斷,并從接收的數(shù)據(jù)幀中提取出數(shù)據(jù)并鎖存,供后續(xù)模塊使用.U ART 發(fā)送器在工作時(shí),發(fā)送信號檢測器一直監(jiān)視發(fā)送請求信號是否有效, 若檢測發(fā)送請求信號有效,則發(fā)送信號檢測器停止接收發(fā)送請求. 發(fā)送請求信號傳到串行發(fā)送控制器后, 控制器啟動發(fā)送移位寄存器、波特率發(fā)生器和數(shù)據(jù)位計(jì)數(shù)器, 在波特率時(shí)鐘的驅(qū)動下, 發(fā)送移位寄存器先發(fā)送一位起始位( 邏輯0) , 然后將待發(fā)送的并行數(shù)據(jù)從最低位開始逐位發(fā)出,數(shù)據(jù)發(fā)送完后, 再發(fā)送一位停止位( 邏輯1)。 字符的同步由起始位和停止位來實(shí)現(xiàn)?？梢蕴幚碛?jì)算機(jī)與外部串行設(shè)備的同步管理問題。在輸出數(shù)據(jù)流中加入啟停標(biāo)記，并從接收數(shù)據(jù)流中刪除啟停標(biāo)記。將計(jì)算機(jī)外部來的串行數(shù)據(jù)轉(zhuǎn)換為字節(jié)，供計(jì)算機(jī)內(nèi)部使用并行數(shù)據(jù)的器件使用。有一點(diǎn)要注意的是，它提供了RS232C數(shù)據(jù)終端設(shè)備接口，這樣計(jì)算機(jī)就可以和調(diào)制解調(diào)器或其它使用RS232C接口的串行設(shè)備通信了。因?yàn)橛?jì)算機(jī)內(nèi)部采用并行數(shù)據(jù)，不能直接把數(shù)據(jù)發(fā)到Modem，必須經(jīng)過UART整理才能進(jìn)