【正文】 e Pro（在線邏輯分析儀，也叫片內(nèi)邏輯分析儀）具有傳統(tǒng)邏輯分析儀的功能，是針對(duì) Xilinx VirtexII Pro 等系列 FPGA 的在線片內(nèi)信號(hào)分析工具，主要功能是通過(guò) JTAG口，在線、實(shí)時(shí)的提取出FPGA 芯片內(nèi)的被檢測(cè)信號(hào)。其中在線邏輯分析儀是Xilinx與Agilent合作開發(fā)的針對(duì)Xilinx Virtex/Spartan系列FPGA的在線片內(nèi)信號(hào)分析工具，它的主要功能是通過(guò)JTAG口，在線、實(shí)時(shí)地讀出FPGA的內(nèi)部信號(hào)。ISE集成的實(shí)現(xiàn)工具主要有約束編輯器(Constraints Editor)、引腳與區(qū)域約束編輯器(PACE)、時(shí)序分析器(Timing Analyzer)、FPGA底層編輯器(FPGA Editor)、芯片觀察窗(Chip Viewer)和布局規(guī)劃器(Floorplanner)等。實(shí)現(xiàn)工具包含的面比較廣。設(shè)計(jì)輸入是工程設(shè)計(jì)的第一步，ISE集成的設(shè)計(jì)工具主要包括HDL編輯器(HDL Editor)、狀態(tài)編輯器(StateCAD)、原理圖編輯器、IP核生成器(Core Generator)和測(cè)試激勵(lì)生成器(HDL Bencher)等。另外，ISE的Core Generator工具可以方便地生成IP Core(IP核)與高效模塊為用戶所用，大大減少了設(shè)計(jì)者的工作量，提高了設(shè)計(jì)效率與質(zhì)量。在編寫代碼時(shí)可以使用編寫向?qū)晌募^和模塊框架，也可以使用語(yǔ)言模板(Language Templates)幫助編寫代碼。④強(qiáng)大的設(shè)計(jì)輔助功能。ISE的界面秉承了可視化編程技術(shù)，界面根據(jù)設(shè)計(jì)流程而組織，整個(gè)設(shè)計(jì)過(guò)程只需要按照界面組織結(jié)構(gòu)依次點(diǎn)擊相應(yīng)的按鈕或選擇相應(yīng)的選項(xiàng)即可。ISE集成了許多著名的FPGA設(shè)計(jì)工具，根據(jù)設(shè)計(jì)流程合理應(yīng)用這些工具，會(huì)使工程師的設(shè)計(jì)工作事半功倍。利用ISE集成的工具可以完成上述整個(gè)FPGA的開發(fā)過(guò)程。其開發(fā)的軟件也不斷升級(jí)換代，由早期的Foundation系列逐步發(fā)展到目前的ISE 。實(shí)際上這是利用了計(jì)算機(jī)的巨大能力并在EDA工具的幫助下，把邏輯驗(yàn)證與具體工藝庫(kù)匹配、布線及時(shí)延計(jì)算分成不同的階段來(lái)實(shí)現(xiàn)，從而減輕了人們的煩瑣勞動(dòng)。采用Verilog HDL輸入法最大的優(yōu)點(diǎn)時(shí)其與工藝無(wú)關(guān)性。在仿真驗(yàn)證時(shí)，仿真測(cè)試矢量還可以用同一種描述語(yǔ)言來(lái)完成，而且還因?yàn)椴捎肰erilog HDL綜合器生成的一種標(biāo)準(zhǔn)的電子設(shè)計(jì)互換格式(EDIF)文件，獨(dú)立于所采用的實(shí)現(xiàn)工藝。[10]由于Verilog HDL的標(biāo)準(zhǔn)化，可以很容易地把完成的設(shè)計(jì)移植到不同廠家的不同芯片中去，并在不同規(guī)模應(yīng)用時(shí)可以較容易地作修改。下面列出的是Verilog硬件描述語(yǔ)言的主要能力：①可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)；②用延遲表示式或事件表達(dá)式來(lái)明確地控制過(guò)程的啟動(dòng)時(shí)間；③通過(guò)命名事件觸發(fā)其他過(guò)程里的激活行為或停止行為；④提供了條件和循環(huán)等程序結(jié)構(gòu)；⑤提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)程序結(jié)構(gòu)；⑥提供了可定義新的操作符的函數(shù)結(jié)構(gòu)；⑦提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符和位運(yùn)算符；⑧提供了一套完整的表示組合邏輯基本元件的原語(yǔ)；⑨提供了雙向通路和電阻器件的描述；⑩可建立MOS器件的電荷分享和衰減模型，可以通過(guò)構(gòu)造性語(yǔ)句精確地建立信號(hào)模型。但是，Verilog HDL語(yǔ)言的核心子集非常易于學(xué)習(xí)和使用，這對(duì)大多數(shù)建模應(yīng)用來(lái)說(shuō)已經(jīng)足夠。語(yǔ)言從C編程語(yǔ)言中繼承了多種操作符和結(jié)構(gòu)。Verilog HDL語(yǔ)言不僅定義了語(yǔ)法，而且對(duì)每個(gè)語(yǔ)法結(jié)構(gòu)都定義了清晰的模擬、仿真語(yǔ)義。所有這些都使用同一種建模語(yǔ)言。數(shù)字系統(tǒng)能夠按層次描述，并可在相同描述中顯式地進(jìn)行時(shí)序建模。 Verilog HDL語(yǔ)言的特點(diǎn)Verilog HDL是一種硬件描述語(yǔ)言，用于從算法級(jí)、門級(jí)到開關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模[9]。因此，急需一種面向設(shè)計(jì)的多領(lǐng)域、多層次并得到普遍認(rèn)同的標(biāo)準(zhǔn)硬件描述語(yǔ)言。到20世紀(jì)80年代，己出現(xiàn)了上百種硬件描述語(yǔ)言，對(duì)設(shè)計(jì)自動(dòng)化曾起到了極大的促進(jìn)和推動(dòng)作用。據(jù)統(tǒng)計(jì)，目前在美國(guó)硅谷約有90%以上的ASIC和FPGA采用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)。接下去，再用專用集成電路ASIC或現(xiàn)場(chǎng)可編程門陣列FPGA自動(dòng)布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實(shí)現(xiàn)的具體電路布線結(jié)構(gòu)。利用這種語(yǔ)言，數(shù)字電路系統(tǒng)的設(shè)計(jì)可以從上層到下層(從抽象到具體)逐層描述自己的設(shè)計(jì)思想，用一系列分層次的模塊來(lái)表示極其復(fù)雜的數(shù)字系統(tǒng)。最終生成的位流文件通過(guò)某種下載途徑下載到FPGA中。圖24 FPGA開發(fā)流程其中最重要的顯然是設(shè)計(jì)部分，因?yàn)楫a(chǎn)品的功能就是在設(shè)計(jì)上體現(xiàn)出來(lái)的。 可編程互連資源PI可編程互連資源包括各種長(zhǎng)度的金屬連線線段和一些可編程連接開關(guān)，它們將各個(gè)CLB之間和CLB與IOB之間互相連接起來(lái)，構(gòu)成各種復(fù)雜功能的系統(tǒng)?？梢赃x擇用使能信號(hào)(T)來(lái)使輸出緩沖器是否為高阻態(tài)，以實(shí)現(xiàn)三態(tài)輸出或雙向刀I/O傳輸。最后，輸入信號(hào)可由I1和I2兩條路徑進(jìn)入內(nèi)部邏輯陣列。 輸入/輸出模塊IOB用戶可編程的IOB為芯片外部引腳和內(nèi)部邏輯提供了一個(gè)界面，每個(gè)IOB控制一個(gè)外部引腳，并將引腳定義為輸入、輸出或雙向傳輸三種功能，基本結(jié)構(gòu)如圖23所示。在可靠性實(shí)驗(yàn)中，即使存在很高劑量的輻射也沒有產(chǎn)生過(guò)軟錯(cuò)誤。配置存儲(chǔ)器是一種靜態(tài)存儲(chǔ)器(Static RAM)，具有高度的可靠性、抗噪聲能力和綜合可測(cè)性能。通常這個(gè)規(guī)劃格式的數(shù)據(jù)可存放于外附的PROM或EPROM中，在系統(tǒng)開機(jī)或需要時(shí)自動(dòng)載人FPGA中的SRAM，或者直接由微處理器控制當(dāng)成系統(tǒng)的起始動(dòng)作來(lái)處理。也就是說(shuō)，加載不同的配置數(shù)據(jù)，芯片可以不斷更新且反復(fù)使用。其次，另一個(gè)創(chuàng)新的概念在于，其芯片的邏輯功能的配置基于內(nèi)部陣列分布的SRAM原理。正是由于這個(gè)LCA分布結(jié)構(gòu)，使之具有門陣列和可編程邏輯器件的雙重特征。并且，由三個(gè)組合邏輯發(fā)生器形成的組合邏輯信號(hào)的輸出，可以通過(guò)由配置程序定義的多路轉(zhuǎn)換器，使F或H的輸出和X輸出相連，G或H的輸出和Y輸出相連，從而使一個(gè)CLB可以用來(lái)實(shí)現(xiàn)多達(dá)四個(gè)變量的兩個(gè)任意和獨(dú)立的邏輯函數(shù)功能，或者四個(gè)變量的一個(gè)任意邏輯函數(shù)和五個(gè)變量的部分確定的邏輯函數(shù)組合，或者多達(dá)九個(gè)變量的部分確定的邏輯函數(shù)功能。使得CLB組合邏輯能力很強(qiáng)，邏輯設(shè)計(jì)非常靈活。圖22 可編程邏輯模塊（CLB）的基本結(jié)構(gòu)原理圖由圖可以看出CLB的幾個(gè)基本特點(diǎn)。IOB和PI同樣可以編程設(shè)計(jì)。圖21 FPGA的內(nèi)部結(jié)構(gòu)隨著工藝的進(jìn)步和應(yīng)用系統(tǒng)需求，一般在FPGA中還包含以下可選資源:①存儲(chǔ)器資源（Block RAM和Select RAM）；②數(shù)字時(shí)鐘管理單元(分頻/倍頻、數(shù)字延遲)；③I/O多電平標(biāo)準(zhǔn)兼容(Seleet I/O)；④算數(shù)運(yùn)算單元(乘法器、加法器)；⑤特殊功能模塊(MAC等硬IP核)；⑥微處理器（Power PC等硬處理器）。LCA的可編程邏輯塊CLB(Configurable Logic Block)和IOB的功能及其互連，是由存儲(chǔ)器(如PROM,EPROM等)中的配置程序來(lái)控制的。特別是引人注目的所謂FPGA動(dòng)態(tài)可重構(gòu)技術(shù)的開拓，將推動(dòng)數(shù)字系統(tǒng)設(shè)計(jì)觀念的巨大轉(zhuǎn)變。芯片朝著高密度、低壓、低功耗方向挺進(jìn)?？v觀現(xiàn)場(chǎng)可編程邏輯器件的發(fā)展歷史，其之所以具有巨大的市場(chǎng)吸引力，根本在于:FPGA不僅可以解決電子系統(tǒng)小型化、低功耗、高可靠性等問題，而且其開發(fā)周期短、開發(fā)軟件投入少、芯片價(jià)格不斷降低，促使FPGA越來(lái)越多地取代了ASIC的市場(chǎng)，特別是對(duì)小批量、多品種的產(chǎn)品需求，使FPGA成為首選。自1985年Xilinx公司推出第一片現(xiàn)場(chǎng)可編程邏輯器件(FPGA)至今，F(xiàn)PGA已經(jīng)歷了十幾年的發(fā)展歷史。但是，隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。數(shù)字集成電路本身在不斷地進(jìn)行更新?lián)Q代。并且完成同一功能它的程序條數(shù)一般僅為VHDL的1/3。對(duì)于FPGA開發(fā)而言，比較流行的HDL主要有Verilog HDL、VHDL、ABEL—HDL和AHDL等，其中VHDL和Verilog HDL因適合標(biāo)準(zhǔn)化的發(fā)展方向而最終成為IEEE標(biāo)準(zhǔn)。可以說(shuō)EDA產(chǎn)業(yè)已經(jīng)成為電子信息類產(chǎn)品的支柱產(chǎn)業(yè)。2 FPGA描述與HDL語(yǔ)言 引言在近年來(lái)，隨著微電子學(xué)和計(jì)算機(jī)科學(xué)的迅速發(fā)展，給EDA（從電子設(shè)計(jì)自動(dòng)化)行業(yè)帶來(lái)了巨大的變化。 論文的研究?jī)?nèi)容與結(jié)構(gòu)安排正交頻分復(fù)用擁有諸多優(yōu)點(diǎn)，這也正是其成為未來(lái)寬帶無(wú)線通信關(guān)鍵技術(shù)的原因，本論文是旨在借助FPGA軟件開發(fā)平臺(tái)，研究OFDM系統(tǒng)設(shè)計(jì)，并對(duì)其關(guān)鍵模塊FFT/IFFT進(jìn)行仿真設(shè)計(jì)，并驗(yàn)證系統(tǒng)的實(shí)現(xiàn)。另外在各類無(wú)線通信系統(tǒng)中，ISI(符號(hào)間干擾)一直是影響通信質(zhì)量的重要因素。其中值得注意的是OFDM技術(shù)和MIMO技術(shù)相結(jié)合。目前，OFDM結(jié)合時(shí)空編碼、分集、干擾(包括符號(hào)間干擾ISI和鄰道干擾ICI)抑制以及智能天線技術(shù)，最大程度的提高物理層的可靠性。OFDM技術(shù)有非常廣闊的發(fā)展前景，已成為第四代移動(dòng)通信的核心技術(shù)。所有用于手機(jī)的移動(dòng)電視技術(shù)(MediaFLO、DVBH等)都是基于編碼OFDM技術(shù)的。最普通的短距離超寬帶(UWB)聯(lián)網(wǎng)技術(shù)WiMedia也是基于OFDM的。寬帶無(wú)線標(biāo)準(zhǔn)WiMAX()也采用了OFDM技術(shù)。目前，OFDM己被多種數(shù)字無(wú)線通信標(biāo)準(zhǔn)所采納，如歐洲的數(shù)字音頻廣播DAB、數(shù)字視頻廣播DVBT，以及無(wú)線局域網(wǎng)HIPERLANZ。OFDM也應(yīng)用于有線環(huán)境的各種高速PSTN接入以抗脈沖干擾、防止串話，如ADSL，RDSL，VDSL等，當(dāng)OFDM應(yīng)用于有線時(shí)，通常被稱為DMT，即離散多音頻。無(wú)線信號(hào)的頻率偏移，或者發(fā)射機(jī)載波頻率與接收機(jī)本地振蕩器之間的頻率偏移，都會(huì)破壞子載波間的正交性，產(chǎn)生子載波間串?dāng)_，導(dǎo)致整個(gè)系統(tǒng)性能嚴(yán)重下降。②對(duì)頻偏和相位噪聲比較敏感。高峰均功率比對(duì)發(fā)射機(jī)內(nèi)功率放大器的線性范圍提出了很高的要求，且會(huì)引起信號(hào)頻譜的變化，破壞子載波間的正交性。任何一種技術(shù)都不可能是十全十美的，OFDM技術(shù)也不例外。⑤具有頻率分集能力。在單載波系統(tǒng)中，單個(gè)衰落或干擾能夠?qū)е抡麄€(gè)通信鏈路失敗，但是在多載波系統(tǒng)中，窄帶干擾只會(huì)影響到一個(gè)或有限的幾個(gè)子信道。大規(guī)模集成電路技術(shù)和數(shù)字信號(hào)處理技術(shù)的飛速發(fā)展，使IFFT/FFT的實(shí)現(xiàn)變得極為容易，也為OFDM技術(shù)實(shí)用化掃除了障礙。同時(shí)，在數(shù)據(jù)間插入的循環(huán)前綴也有效地減低了ICI。②有效克服符號(hào)間干擾。當(dāng)子載波個(gè)數(shù)很大時(shí)，頻譜利用率趨于2Baud/Hz。OFDM技術(shù)的優(yōu)點(diǎn)主要?dú)w結(jié)為以下幾個(gè)方面:①頻譜利用率高。OFDM選擇時(shí)域相互正交的子載波集，它們雖然在頻域相互混疊，卻仍能夠在接收端被分離出來(lái)。由于子數(shù)據(jù)流的速率是原來(lái)的1/N，即符號(hào)周期擴(kuò)大為原來(lái)的N倍，遠(yuǎn)大于信道的最大延遲擴(kuò)展，這樣MCM就把一個(gè)寬帶頻率選擇性信道劃分成了N個(gè)窄帶平坦衰落信道(均衡簡(jiǎn)單)，從而先天具有很強(qiáng)的抗無(wú)線信道多徑衰落和抗脈沖干擾的能力，特別適合于高速無(wú)線數(shù)據(jù)傳輸。OFDM，即正交頻分復(fù)用，是多載波調(diào)制(MCM)技術(shù)的一種[6]。在單載波系統(tǒng)中，如果數(shù)據(jù)傳輸速率較低，多徑效應(yīng)造成的符號(hào)間干擾(ISI)不是特別嚴(yán)重，可以利用合理的均衡技術(shù)使系統(tǒng)正常工作。由于多徑傳播，會(huì)造成信道的時(shí)間彌散性效應(yīng)。同時(shí)有助于驗(yàn)證使用現(xiàn)有可編程實(shí)現(xiàn)軟件無(wú)線電思想的可行性。并且FPGA具有高集成度、高可靠性，幾乎可以將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)所謂片上系統(tǒng)，從而大大縮小其體積，因此以FPGA為代表的可編程邏輯器件受到了世界范圍內(nèi)廣大電子設(shè)計(jì)工程師的普遍歡迎，應(yīng)用日益廣泛[5]?？傊?，目前無(wú)線通信領(lǐng)域所有的新興技術(shù)幾乎都以O(shè)FDM為核心。連近距離通信UWB技術(shù)的兩個(gè)備選方案之一也采用了MB（多載波）OFDM。隨后，寬帶無(wú)線接入系統(tǒng)IEEE 、（標(biāo)準(zhǔn)正在制定當(dāng)中）也以O(shè)FDM/OFDMA技術(shù)為基礎(chǔ)。近幾年來(lái)，在新一代寬帶無(wú)線通信系統(tǒng)中，OFDM（正交頻分復(fù)用）技術(shù)已經(jīng)取代單載波擴(kuò)頻技術(shù)（如CDMA），成為主流的基本發(fā)送技術(shù)。隨著中國(guó)聯(lián)通正式宣布WCDMA試商用，中國(guó)移動(dòng)的TDSCDMA標(biāo)準(zhǔn)則在去年4月份開始試商用，目前在全國(guó)36個(gè)城市已可以用上TD服務(wù)，而電信本月也開通了在全國(guó)120個(gè)城市的CDMA2000的商用，我國(guó)電信業(yè)正式進(jìn)入了3G時(shí)代。較之第三代移動(dòng)通信系統(tǒng)，采用多種新技術(shù)的ODFM具有更高的頻譜利用率和良好的抗多徑干擾能力，它不僅僅可以增加系統(tǒng)容量，更重要的是它能更好地滿足多媒體通信要求，將包括語(yǔ)音、數(shù)據(jù)、影像等大量信息的多媒體業(yè)務(wù)通過(guò)寬頻信道高品質(zhì)地傳送出去。雖然第三代移動(dòng)通信比現(xiàn)有的傳輸速率快上千倍，但其數(shù)據(jù)傳輸速率也僅有2Mbit/s，第四代移動(dòng)通信系統(tǒng)計(jì)劃已經(jīng)開始研究。第五章為文章的總結(jié)與展望。第三章介紹了本設(shè)計(jì)開發(fā)過(guò)程中涉及到的軟硬件開發(fā)平臺(tái)。第一章緒論首先給出本設(shè)計(jì)的研究背景及意義，然后對(duì)OFDM技術(shù)，其優(yōu)缺點(diǎn)，應(yīng)用與發(fā)展進(jìn)行描述，并提出論文的研究?jī)?nèi)容和結(jié)構(gòu)安排。這些特性使得FPGA可以高性能地實(shí)現(xiàn)OFDM通信系統(tǒng)的收發(fā)模塊功能。作為第四代移動(dòng)通信系統(tǒng)中的關(guān)鍵技術(shù),OFDM更是受到了前所未有的關(guān)注。隨著用戶對(duì)實(shí)時(shí)多媒體業(yè)務(wù)和高速移動(dòng)業(yè)務(wù)需求的迅速增加，OFDM技術(shù)以其頻譜效率高，抗多徑衰落能力強(qiáng)，抗窄帶干擾性能好的特點(diǎn)，得到了廣泛的應(yīng)用。第17周（6月8日—6月14日）論文答辯。第1315周（5月10日—5月31日）論文修改。第710周（3月30日—4月26日）完成論文初稿。第34周（3月2日—3月15日）完成開題報(bào)告。圖4可反應(yīng)System Generator的作用。并最終通過(guò)ChipScope工具的在線調(diào)試實(shí)現(xiàn)設(shè)計(jì)驗(yàn)證。圖2為按時(shí)間抽取的基4FFT算法原理：圖2 基4FFT碟形結(jié)構(gòu)單元同時(shí)為了消除由于多徑所造成的ICI，OFDM符號(hào)需要在其保護(hù)間隔內(nèi)填入循環(huán)前綴信號(hào)，如圖3所示。因此選用一種何時(shí)的并行FFT算法成了一個(gè)關(guān)鍵。圖1 OFDM系統(tǒng)基本模型OFDM符號(hào)結(jié)構(gòu)：256點(diǎn)FFT/IFFT（考慮添加1/4保護(hù)間隔）。并且FPGA具有高集成度、高可靠性，幾乎可以將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中，從而大大縮小其體積，利用FPGA將OFDM調(diào)制解調(diào)系統(tǒng)的各個(gè)組成模塊集成到一個(gè)FPGA芯片上，以