畢業(yè)設(shè)計-基于fpga的vga顯示-文庫吧資料
2025-01-23 00:54本頁面
【正文】 截止時間范圍）： vsync_end： 程序簡單描述如下： v_count計數(shù)： always (posedge clk ) // 當垂直刷新循環(huán)結(jié)束（滿 480）時 v_count 清零；否則當 h_count計到規(guī)定的最大值（ 805）時加 1計數(shù) ； v_sync的電平變化： assign v_sync_pulse_w = (v_count vsync_end)。 （ a）垂直刷新循環(huán) 從（ a）垂直刷新循環(huán)，可以知道刷新完 480 行，并完成一幀所需時間 Tscreen =P+Q+R+S= Trow ? 480 ? guard bands = + P + Q + S = 16. 89ms 引入 v_count[18..0] ：用于 Tscreen的定時計數(shù) ，每當 h_count計數(shù)滿 805，v_count 計數(shù)加 1 一次 ；計數(shù)清零時由時序可得下面計算式子（ v_countend 為v_count計數(shù)清零值）： v_countend： 同時可以從該時序圖確定 h_begin_time和 h_end_time的行計數(shù) line開始計數(shù)以及清零計數(shù)的時間，計算式子如下： h_begin_time : S= R= Q= RGB V_SYNC P=64?s Tscreen =16. 89ms 480行 h_begin_time 此時刻準備刷新第一行 h_end_time 原點 h_end_time : 還能得出場掃描 v_sync 在 v_count 從 0~525 計數(shù)期間，從第幾計數(shù)開始為電平變化。以下是計算式子（ hsync_end代表 h_sync 的低電平截止時間范圍）： hsync_end： 程序簡單描述如下： h_count計數(shù)： always ( posedge clk) //25MHZ // 在垂直刷新循環(huán)內(nèi)，當 h_count計到規(guī)定的最大值 805時，則清零；否則加 1計數(shù) h_sync 的電平變化 ： assign h_sync_pulse_w = (h_count hsync_end)。 刷新 1個像素所需時間 Tpixel = 1/ fclk =40ns； 從（ b）水平刷新循環(huán)中，可以知道刷新一行所需時間 公式： Trow = B+C+D+E=Tpixel ? 640 ? guard bands = ?s + B + C +E = ?s； 引入 h_count[9..0]：用于 Trow（ 25MHz） 的定時計數(shù)，計數(shù)清零時由時序可得下面計算式子： h_countend： 同時可以從該時序圖確定 p_begin_time 和 p_end_time 的像素點 pixel 開始計數(shù)以及清 零計數(shù)的時間，計算式子如下： p_begin_time :
高考資料相關(guān)推薦
鄂ICP備17016276號-1