【正文】 所以，在 文中所提及的算法實現(xiàn)仍然有很大的改進空間，在以后的工作當(dāng)中逐漸完善。 28 5 總結(jié)與展望 本文總結(jié)了以 FPGA 作為硬件基礎(chǔ)， Verilog HDL 作為軟件基礎(chǔ)，將 SVPWM的理論運算通過軟件編程實現(xiàn)， 給出了整個運算過程的核心運算公式， 并 且通過仿真驗證，硬件濾波電路搭建的驗證， 使用硬件驅(qū)動一臺三相交流電機， 說明了整個設(shè)計的正確性，將理論上的算法實現(xiàn)到實際當(dāng)中去。 見附錄 5，這里使用了單片機給定頻率信號，頻率輸入到 FPGA 開發(fā)板，經(jīng)過SVPWM 算法運算后輸出出六路 PWM 信號，并且將這六路信號通過一個驅(qū)動電路，來驅(qū)動一臺小型的三相交流電機。其中濾波電路要滿足以下公式 [12]： 12RC f?? () 其中電阻與電容的乘積略小即可，本文以 R=20Ω ， C=1μ F 來搭建硬件測試電路，其示波器 測得 波形如圖： 28 圖 15HZ波形圖 圖 30HZ波形圖 圖 與 中分別為 15HZ 和 30HZ 時的輸出波形圖， 電源頻率由 15HZ 變化到 30HZ，其周期越來越短的同時，幅值也跟著上升，就滿足三相異步電機的在基頻以下調(diào)速需要保持電壓的有效值與頻率的比值恒定。 28 圖 軟件總系統(tǒng)仿真圖 圖 過調(diào)制 波形仿真圖 4 硬件與調(diào)試 本文通過 StormⅢ FPGA 使用的硬件圖片見附錄 4，其中開發(fā)板的核心 FPGA 芯片為 Altera 公司的 EP3C10E144C8 這一款芯片，其邏輯宏單 元 個數(shù) 10320，內(nèi)存容量 42 萬位左右，完全滿足所編寫程序所需要的硬件條件。當(dāng)電源 頻率上升到一定的時候，開關(guān)矢量就無法通過線性組合的方式來合成參考矢量，在程序中的反映是兩個開關(guān)矢量的持續(xù)時間之和超出了調(diào)制周期的時間，那么在這里，當(dāng)它超出了調(diào)制周期的時間，我們則按比例縮減到時間的允許范圍內(nèi) 。 圖 死區(qū)模塊仿真圖 如圖 ，死區(qū)模塊的作用是當(dāng)開關(guān)導(dǎo)通的時候延時一段時間再發(fā)出導(dǎo)通信號，而關(guān)斷的時候則立即發(fā)出關(guān)斷信號，以確保開關(guān)電路的可靠工作。 28 圖 PWM信號仿真圖 仿真六路 PWM 如圖 ，在每一個調(diào)制周期內(nèi)六個開關(guān)電路都要導(dǎo)通一段時間 參與矢量合成 ，并且在 每 一個調(diào)制周期內(nèi)導(dǎo)通時間對稱。 如圖 ，參考電壓矢量按 Ⅰ — Ⅱ — Ⅲ —Ⅳ — Ⅴ — Ⅵ 這樣的扇區(qū)順序旋轉(zhuǎn)輸出的扇區(qū)號同樣按這樣的順序呈現(xiàn)周期的階梯信號。 else X=X+1。 end//扇區(qū) Ⅴ S5:begin V=6。 if(X==853) N_ST1=S5。 else X=X+1。 end//扇區(qū) Ⅲ S3:begin V=4。 if(X==511) N_ST1=S3。 else X=X+1。 end//扇區(qū) Ⅰ S1:begin V=2。 if(X==170) N_ST1=S1。 圖 T T2按比例縮減仿真圖 當(dāng)計算出來的時間超出了限定范圍，則循環(huán)進行按比例減少直至滿足要求。 圖 X、 Y、 Z仿真圖 28 圖 T T2仿真圖 在每個扇區(qū) 當(dāng)中，參考矢量由相鄰兩個開關(guān)矢量合成，隨著參考矢量的轉(zhuǎn)動，逐漸遠離參考矢量的開關(guān)矢量的導(dǎo)通時間將 越來越短，靠近的開關(guān)矢量反之。// T2 按 倍減少 end 當(dāng)導(dǎo)通的時間超過了范圍則進行按比例縮減， 直到滿足要求，其中 Tpwm 為調(diào)制周期 100us，使用的時鐘頻率是 50MHZ 所以計數(shù) 5000 次就是 100us。 過調(diào)制處理模塊主要程序： if((T_1Tpwm)||(T_2Tpwm)||((T_1+T_2)Tpwm))//當(dāng) T1和 T2的時間和或者任意一個大于調(diào)制周期 Tpwm begin T_1=T_1*9/10。//(3 U? 31/2 U? *T)/2/Udc。//(3U? +31/2*U? )Tpwm/2/Udc。//X=31/2* U? *Um*Tpwm/Udc。 開關(guān)導(dǎo)通時間計算 模塊 圖 計算 T T2模塊 28 開關(guān)時間導(dǎo)通時間計算模塊主要由 Solve_X_Y_Z(求解中間變量 )、Solve_T1_T2(求解導(dǎo)通時間 T T2)、 Manage_T1_T2(過調(diào)制處理 ) 三個功能模塊 組成。其中小數(shù)的乘 除 法運算通過移位相加的方式來逼近結(jié)果。 //U? =61/2/3 (UAUB/2UC/2) U_beta=(UBUC)1+(UBUC)3+(UBUC)4+(UBUC)6。 Serial_Paralell 模塊將 所接收到的余弦值通過運算將 ROM 中的數(shù)值轉(zhuǎn)化為放大 10000 倍的余弦真實值并且通過 COS_OUT端口并行輸出余弦值 如圖 。 三相電壓矢量 發(fā)生模塊 圖 三相電壓矢量發(fā)生模塊 這 一 模 塊 的 功 能 塊 主 要 由 三 個 模 塊 組 成 ， ROM_CTR 、 COS_ROM 、Serial_Paralell 三個模塊組成， 三相電壓矢量發(fā)生模塊輸入電壓頻率 F 和時鐘信號 CLK， ROM_CTR 模塊將輸入的頻率通過運算轉(zhuǎn)化為 計數(shù)時鐘脈沖的次數(shù)進行計數(shù)，以此達到改變參考三相電壓矢量的旋轉(zhuǎn)角度的周期變化，并且輸出端口ADD 周期輸出角度。//10 至 50HZ 輸出 Um=*21/2 當(dāng)輸入頻率大于基頻 50HZ 的時候我們就輸出電壓的峰值 Um為 310，當(dāng)頻率低于 10HZ 時，電壓峰值 Um為 62，如果 輸入 10至 50HZ 則按公式 2Um f??運算，程序當(dāng)中主要采取了移位逼近的方式來完成 。//超過基頻 50HZ 輸出峰值 310 else if(F10) Um=62。 而 SVPWM 算法的實現(xiàn)當(dāng)中最主要分成 如圖 、 PWM 發(fā)生模塊、死區(qū)模塊三大模塊順序處理 以完成各種 所需要的 功能 ，其中運算模塊在整個軟件設(shè)計當(dāng)中占核心地位 。 合成參考矢量 為了使矢量對稱，這里主要采取七段式的開關(guān)模式進行矢量合成方式，每個扇區(qū)的開關(guān)組合方式 [6]見表 表 開關(guān)順序 表 扇區(qū) 開關(guān)模式 Ⅰ 000 100 110 111 110 100 000 Ⅱ 000 010 110 111 110 010 000 Ⅲ 000 010 011 111 011 010 000 Ⅳ 000 001 011 111 011 001 000 Ⅴ 000 001 101 111 101 001 000 Ⅵ 000 100 101 111 101 100 000 3 基于 FPGA 的 SVPWM 算法的軟件設(shè)計 本章主要介紹了使用 Altera 公司的軟件 Quartus II 來對上章所講述 28 的算法進行編程實現(xiàn)，主要采用了 Verilog HDL 編程 語言和圖形編輯的方式來進行軟件編程，并使用 Altera Modelsim 軟件對其編程結(jié)果進行仿真驗證 。如圖 我 們可以看到 6 個扇區(qū)在空間坐標(biāo)軸中將坐標(biāo)軸分成了 6 塊 Ⅰ — Ⅱ — Ⅲ — Ⅳ — Ⅴ — Ⅵ ，每塊所占的角度為 60176。 3 sdcUTX U ?? () 332 sU U TY Udc???? () 28 332 sdcU U TZ U???? () 通過整理可得每個扇區(qū)的每個矢量的導(dǎo)通持續(xù)時間如下表 表 各扇區(qū)開關(guān)狀態(tài)時間 說明表 扇區(qū)號 Ⅰ Ⅱ Ⅲ Ⅳ Ⅴ Ⅵ T1 Z Y X Z Y X T2 X Z Z X Z Y 扇區(qū)判斷 參考矢量所在扇區(qū)位置判斷有好幾種，其中， 比較常用的方法是先對每個扇區(qū)進行編號，然后 用 Clark 變換后的 U? 和 U? 通過計算 可以算出當(dāng)前參考矢量所在扇區(qū)對應(yīng)的編號 [7]。如下圖 f1Usf1 NUs N 圖 頻率與電壓關(guān)系圖 Clark 變換 三相靜止坐標(biāo)系變換到兩相靜止坐標(biāo)系在滿足 總 功率不變的條件 [2][9]其公式 28 如下 A111 2 22=3 33022BCUUUUU???? ?????? ???? ???????????? () 開關(guān)矢量 持續(xù)時間計算 開關(guān)矢量持續(xù)時間我們按照公式 1 1 2 2refTu t u