【正文】 A。下面就以電話(huà)的DES加密進(jìn)行具體的說(shuō)明。具體地說(shuō)，就是要對(duì)整個(gè)呼叫系統(tǒng)中的電話(huà)，傳真，電腦等終端每一個(gè)進(jìn)行DES加密。這里采用的是端一端的DES加密方式。加密設(shè)備對(duì)通過(guò)它的所有數(shù)據(jù)都進(jìn)行加密，包括數(shù)據(jù)，路由信息，協(xié)議信息等。 通信信道的加密可分為鏈一鏈加密和端一端加密。5. 3 DES加密系統(tǒng)在軍事通信總站用戶(hù)服務(wù)呼叫系統(tǒng)中的應(yīng)用 如果通信信道中傳輸?shù)氖墙?jīng)過(guò)加密后的密文，那么即使信息被敵對(duì)分子截獲，由于DES加密算法的高可靠性，敵對(duì)分子也同樣一無(wú)所獲。用戶(hù)無(wú)論在何時(shí)(本系統(tǒng)24小時(shí)全天服務(wù))都可以通過(guò)電話(huà)或傳真機(jī)撥通總站的用戶(hù)服務(wù)呼叫中心進(jìn)行查詢(xún)。無(wú)論相關(guān)人員在何地都一樣能通過(guò)電話(huà)會(huì)議系統(tǒng)，參加總站召開(kāi)的各種會(huì)議，從而給總站節(jié)省了大量的財(cái)政支出和寶貴的時(shí)間。 電話(huà)會(huì)議系統(tǒng)是《通信總站用戶(hù)服務(wù)呼叫中心》系統(tǒng)的組成部分之一，由于通信總站的工作比較繁忙，日常工作都要進(jìn)行各種重要的會(huì)議，通知，大量的事宜需各營(yíng)，連及哨所相關(guān)人員了解，如果采用過(guò)去的那種全部人員集中到局里開(kāi)會(huì)的方式，就會(huì)導(dǎo)致人力，物力，財(cái)力以及時(shí)間上的大量消耗和浪費(fèi)，給大家?guī)?lái)沉重的負(fù)擔(dān)。它包括綜合業(yè)務(wù)系統(tǒng)，用戶(hù)管理系統(tǒng)等。下面是軍事通信總站用戶(hù)服務(wù)呼叫中心系統(tǒng)結(jié)構(gòu)圖: 圖51通信總站用戶(hù)服務(wù)呼叫中心結(jié)構(gòu)圖 在上圖中，系統(tǒng)一方面通過(guò)通信總站業(yè)務(wù)網(wǎng)絡(luò)，以TCP/IP協(xié)議與通信總站(單機(jī)或多機(jī))進(jìn)行通訊，另一方面，通過(guò)PSTN與電話(huà)會(huì)議終端，電話(huà)/傳真用戶(hù)和數(shù)據(jù)用戶(hù)相連。當(dāng)然，這些措施在一定程度上可以保證信息傳遞的可靠性，但是，由于通信線(xiàn)路很長(zhǎng)，各地的情況很復(fù)雜，而且現(xiàn)在敵對(duì)分子截獲信息的手段也越來(lái)越多，越來(lái)越高明，因此在目前情況下信息傳遞的可靠性還存在著很大的安全隱患，在這種情況下，對(duì)信息加密就是一種重要的保證信息安全傳遞的措施[23]5. 2軍事通信總站用戶(hù)服務(wù)呼叫中心系統(tǒng)結(jié)構(gòu) 軍事通信總站各單位之間的通信聯(lián)系是通過(guò)用戶(hù)服務(wù)呼叫中心完成的。目前，對(duì)通信總站信息傳遞保密的角度來(lái)說(shuō)，保密措施有如下兩點(diǎn):1，通信線(xiàn)路的獨(dú)立性。作為一個(gè)獨(dú)立的部隊(duì)，機(jī)關(guān)和各營(yíng)，連，哨所必然會(huì)有許多工作上的聯(lián)系:電話(huà)，傳真以及數(shù)據(jù)等業(yè)務(wù)。一般地，一個(gè)軍事通信總站的部隊(duì)構(gòu)成是這樣的:一個(gè)部隊(duì)機(jī)關(guān)，是行政中心，設(shè)在軍事重鎮(zhèn)，比如省會(huì):還有很多營(yíng)，連，哨所分散在各部隊(duì)駐扎的地區(qū)，負(fù)責(zé)本地區(qū)所有部隊(duì)的通信值勤與維護(hù)。由于每個(gè)省內(nèi)各個(gè)部隊(duì)都分散駐扎在全省的各個(gè)地區(qū)，所以相應(yīng)的通信總站的營(yíng)，連，哨,所也分散在省內(nèi)的各個(gè)地區(qū)。第五章DES加密系統(tǒng)在軍事通信總站內(nèi)的應(yīng)用5. 1 DES加密系統(tǒng)在軍事通信總站內(nèi)的應(yīng)用背景 軍事通信總站在部隊(duì)通信系統(tǒng)中是固定通信臺(tái)站，屬于有線(xiàn)通信。進(jìn)一步驗(yàn)證 了系統(tǒng)功能的正確性。下面是串口調(diào)試圖: 圖43 如上圖，Key為5b 5a 57 67 6a 56 67 6e (FEBRUARY)PLAIN: 67 5a 69 67 5e 5a 6b 5a (RETRIEVE) (00為預(yù)定的終止位)Ciph OUTPUT: 97 4a ff bf 86 02 2d if，結(jié)果正確。為了簡(jiǎn)單起見(jiàn)，在這里選取了與上述仿真testbench相同的測(cè)試數(shù)據(jù)來(lái)加以說(shuō)明。 將由系統(tǒng)加密后的密文再次通過(guò)串口發(fā)送給該系統(tǒng)進(jìn)行解密，與原文進(jìn)行比對(duì)以達(dá)到驗(yàn)證的目的。 此時(shí)，可以通過(guò)各種串口調(diào)試工具對(duì)加密系統(tǒng)進(jìn)行實(shí)際驗(yàn)證。另外，《標(biāo)準(zhǔn)數(shù)據(jù)加密算法》一書(shū)中有詳細(xì)的實(shí)例分析，此實(shí)例在本設(shè)計(jì)中的驗(yàn)證同樣正確，數(shù)據(jù)如下:KEY:5b 5a 57 67 6a 56 67 6e (FEBRUARY)PLAIN:67 5a 69 67 5e 5a 6b 5a (RETRIEVE)OUTPUT:97 4a ff bf 86 02 2d if4. 2. Z實(shí)際硬件臉證 在Xilinx的開(kāi)發(fā)平臺(tái)ISES. 2下用Verilog HDL完成設(shè)計(jì)，并進(jìn)行了綜合和仿真。圖42通過(guò)波形仿真圖也可以初步檢驗(yàn)DES加密模塊的正確性。 post Translate Simulate，得到的仿真波形初步驗(yàn)證DES加密、解密功能的正確性 [22] 。整體綜合仿真的報(bào)告如下:Device utilization summary:Selected Device: 2s100epq2086Number of Slices: 710 out of 1200 59%Number of Slice Flip Flops: 648 out of 2400 27%Number of 4 input LUTs: 1096 out of 2400 45%Number of bonded IOBs: 20 out of 146 13%Number of TBUFs: 24 out of 1200 2%Number of BRAMs: 8 out of 10 80%Number of GCLKs: 1 out of 4 25%Timing Summary:Speed Grade:6Minimum period: (Maximum Frequency: )Minimum input arrival time before clock: Maximum output required time after clock: Maximum binational path delay: No path found 整個(gè)系統(tǒng)可以達(dá)到的最高頻率為77. 453MHz，因此，在實(shí)驗(yàn)板上的50MHz時(shí)鐘頻率下能正常工作。 DES加密核心的性能分析: 完成DES加密核心模塊的設(shè)計(jì)后，利用ModelSim對(duì)DES核心模塊進(jìn)行PostTranslate Simulate，得到仿真報(bào)告相關(guān)內(nèi)容如下:Selected Device:2s100epq2086Number of Slices: 557 out of 1200 46%Number of Slice Flip Flops: 582 out of 2400 24%Number of 4 input LUTs: 862 out of 2400 35%Number of GCLKs: 1 out of 4 25%Speed Grade:6Minimum period: (Maximum Frequency:76. 617MHz)Minimum input arrival time before clock: Maximum output required time after clock: Maximum binational path delay: No path found 根據(jù)仿真結(jié)果，本設(shè)計(jì)的加密處理速度達(dá)到(64*76. 617*3 )/(16*3+3) =,將近300Mbps，完全滿(mǎn)足普通lOM/100M網(wǎng)絡(luò)的速率要求。本章是本論文的重點(diǎn)。然后具體闡述了各個(gè)模塊的原理，設(shè)計(jì)及實(shí)現(xiàn)過(guò)程。LED數(shù)碼管用來(lái)指示接收和發(fā)送幀數(shù)。用兩個(gè)按鍵分別作為接收和發(fā)送的清零。NET DECRYPT LOC=p6。NET Control2 LOC=p122。NET Control0 LOC=p120。NET Display5 LOC=p113。NET Display3 LOC=p111”。NET Display1 LOC=p109。NET CLKLXENABLE LOC=p152。NET RX_reset LOC=p15。NET TX_ena LOC=p10。NET RXD LOC=p200。DES, BLOCKRAM, UART三個(gè)模塊之間的連接關(guān)系如下圖所示:圖312三大模塊連接關(guān)系圖[]NET clk LOC=p80。 b00。 b00。 b1110。 b 11) begin Display=DisplayB2。 b 11。 b1101。 b10) begin Display=DisplayBl。 b 10。 b1011。 b01) begin Display=DisplayA2。 b01。 b0111。endelse beginif(LED_Flag===239。 Control=0。 Freq_Div myFreq_Div( .Clk_sys(clk)， .Div(time_seed)， .Reset (rstn)， .Clk_user(clk_ LED))。 //仿真時(shí)assign d=2639。 d25_ 000_ 000。 d50000。 wire [25:0] time_ seed。HEX2LED myHLB2(LED4,DisplayB2)。HEX2LED myHLA2(DISPLAY_COUNTER[7:4]，DisplayA2)。// end /*********七段數(shù)碼管顯示***********//*********譯碼部分**************/wire[6:0] DisplayAl,DisplayA2,DisplayBl,DisplayB2。// else// flag=039。//always (posedge clk)// begin// if (DES_ reset_ buf)// flag=039。uartnewIuartnew(.RX(RX)，.senddata(SENDDATA)，.sendenable(TX_ena)，.dout(DOUT)，.dataready(DATAREADY)，.rxd(RXD)，.txd(TXD)，.stdclk(clk)，.rst(RX_reset)，.rst2(TX_reset)，.frame_counter(FRAME_COUNTER[11:0])，.RX_done(RX_done)，.test(CLKLXENABLE)，.total_frame(TOTALFRAME)，.clkl6x (CLK16X))。 pramIpram(.clk(clk)，.clk_slow(CLK16X)，.data_in8(DIN)，.data_in64(DATA_IN64)，.modesel(MODESEL)，.data_in8_ en(DATAREADY)，.data_in64_ en(DATA_IN64_ EN)，.addr_a(FRAME_COUNTER[11:3])，.addr_b(BLOCK_COUNTER)，.ramsel(FRAME_COUNTER[2:0])，.data_ out8 (SENDDATA[7:0])，.data out64(DATA_OUT64))。 b 1。//assign RAM_ADDR=FRAME_COUNTER[11:3]。assign LED4=439。assign DIN[7:0]= { DOUT[0]，DOUT[1]，DOUT[2]，DOUT[3]，DOUT[4]，DOUT[5]，DOUT[6]，DOUT [ 7]}。 assign E_DATA_ RDY=139。wire [63:0] TEST_OUT_REG。wire MODESEL。wire [8:0] RAM_ADDR。wire [7:0] DIN。wire [63:0] DATA_OUT64。wire E_DATA_RDY。 wire [11:0] FRAME_COUNTER。wire [7:0] DOUT。//reg flag。reg [3:0] Control。//output flag。output [6:0] Display。output TXD:output RX_done。input TX_ena。input RXD。input clk。本設(shè)計(jì)中RAM讀寫(xiě)的時(shí)鐘采用UART通信模塊中的16倍于波特率的時(shí)鐘信號(hào)clkl6x:數(shù)據(jù)寬度定為8，則每塊地址范圍為0511，共用了8塊，所以ADDR要12位，[11:0]。應(yīng)用舉例:INST PRAM1 ram0 INIT_00 =0123456789ABCDEF0123456789ABCDEF0123456789ABCDEF0123456789ABCDEF。b0), .WEB(data_in64 en))。b0), .WEA(we0), .ADDRB(addr_b), .CLKB(clk), .DIB(data_in64[63:56]), .ENB(139。上表中提供了幾種Primitive，通過(guò)調(diào)用，可實(shí)現(xiàn)Width分別為1, 2, 4, 8