【正文】 以配置為16X 1位的ROM，把輸入的6位作為地址，對應(yīng)的地址空間里存放的就是輸出的4位，從而實(shí)現(xiàn)了64位的查找表LUT，所需時(shí)間只是FPGA中CLB的傳輸時(shí)間加上傳輸線上的延時(shí)，如圖8。這些特點(diǎn)為采用FPGA進(jìn)行硬件實(shí)現(xiàn)提供了可能性和可行性。由于UART傳輸?shù)牡退俾剩瑹o疑成為了整個(gè)系統(tǒng)性能的瓶頸，使得加密性能的實(shí)際測試無法進(jìn)行?；谛阅芎唾Y源占用的綜合考慮，采取了以資源優(yōu)先方案為基礎(chǔ)的實(shí)現(xiàn)形式，通過在輪函數(shù)內(nèi)部設(shè)置3級(jí)流水線，提高整體處理的速度性能。通過多占很大的空間來換得速度上的大幅度提高，然后再在每輪的中間加上寄存器來實(shí)現(xiàn)流水線。由于外界通信鏈路的速率不盡相同，如何協(xié)調(diào)加密核心與通信接口之間的數(shù)據(jù)率也是一個(gè)值得考慮的問題。 Verilog HDL語言最大的特點(diǎn)就是易學(xué)易用，通過學(xué)習(xí)和使用，可以在最短的時(shí)間內(nèi)掌握該語言。l 能夠在多個(gè)層次上對所設(shè)計(jì)的系統(tǒng)加以描述，從開關(guān)級(jí)，門級(jí)，寄存器級(jí)到功能 級(jí)和系統(tǒng)級(jí)，都可以描述。1989年，Cadence公司收購} GDA公司，Verilog HDL語言成為Cadence公司的私有財(cái)產(chǎn)。因此，急需一種面向設(shè)計(jì)的多領(lǐng)域、多層次并得到普遍認(rèn)同的標(biāo)準(zhǔn)硬件描述語言。 6:使用WebPack集成的IMPACT工具進(jìn)行下載芯片。配合MXE的仿真，ISE WebPack提供T基于GUI的TestBench生成工具，方便直觀的生成用戶想要的測試模塊。 *集成Xilinx PBI型并口下載接口，允許PC機(jī)下載配置文件。EITS2003實(shí)驗(yàn)平臺(tái)在FPGA周圍提供了豐富的資源:有串口，PS/2接口，VGA接口，LED和七段數(shù)碼顯示管，撥碼開關(guān)和按鈕，AT89S52單片機(jī)，SRAM, 12C, A/D, D/A轉(zhuǎn)換，揚(yáng)聲器，電源，時(shí)鐘晶振等[10]。表27 PC1C0和D0定義后，再接著定義Cn和Dn如何從Cn1:和Dn1得到，n=1,2, ……,16。表24選擇函數(shù)S1 假設(shè)S1是如上表定義的選擇函數(shù)，B是輸入的6位數(shù)據(jù)塊，那么S1（B）定義如下:B的第1和6位構(gòu)成0~3的一個(gè)數(shù)，設(shè)它為i。在每一輪中，數(shù)列塊的右邊32位數(shù)據(jù)和密鑰(KEY)一起傳送給函數(shù)f，函數(shù)f運(yùn)算的結(jié)果再和數(shù)列塊左邊32位數(shù)據(jù)進(jìn)行異或操作。 第四章對系統(tǒng)進(jìn)行了性能分析并對系統(tǒng)進(jìn)行了功能驗(yàn)證。 : I: 完成了DES加密系統(tǒng)的整體設(shè)計(jì)。其后，出現(xiàn)了一類結(jié)構(gòu)上稍復(fù)雜的可編程芯片，即可編程邏輯器件(PLD)，它能夠完成各種數(shù)字邏輯功能。并且在應(yīng)用中，人們不斷提出新的方法增強(qiáng)DES算法的加密強(qiáng)度，如3重DES算法、 DES算法在信息安全領(lǐng)域仍有廣泛地應(yīng)用。)密鑰可以是任意的56為的數(shù)，且可在任意的時(shí)候改變。關(guān)鍵字:DES, FPGA, Verilog, UART, B1ockRAM, 數(shù)據(jù)加密ABSTRACT With the development of information technology, the application of puter has e into social any field. Especially in military field, people rely on information more seriously. So information security bees very important. Encryption as a sort of power weapon is widely used in the field of information security. DES (Data Encryption Standard) encryption arithmetic has stood the long test from when it became the encryption standard to now. It is proved by much practice that the security of the DES encryption can satisfy the voluminous need of security. Implementing the DES arithmetic by software will engross much system resource and make the system function decline. But the DES arithmetic has not much and plex mathematics count and only has logic operation and lookuptable operation. So, thinking from the point of system function and speed of encryption and decryption, implementing the DES arithmetic by hardware is an ideal project. With the development of microelectronic technology, the programmable logic device develop from earlier ROM to very popular and extensive applied FPGA(Field Programmable Gate Array) today. The FPGA has the characteristic of flexible system structure and logic unit, high Integration and wide application. Especially, the FPGA can carry out the more largescale circuit, programmed flexibly. When the engineers use the FPGA to design and develop the product, the time is short, the cost is low, the tool is advanced, the standard product don39。 FPGA具有體系結(jié)構(gòu)和邏輯單元靈活，集成度高以及實(shí)用范圍寬等特點(diǎn)，可以實(shí)現(xiàn)較大規(guī)模的電路，編程也很靈活，而且設(shè)計(jì)開發(fā)周期短，設(shè)計(jì)制造成本低，開發(fā)工具先進(jìn)，標(biāo)準(zhǔn)產(chǎn)品無需測試，質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)。加密作為信息安全中一個(gè)最為有力的武器，正在發(fā)揮著重要的作用。概括起來，本文主要完成了以下幾方面的主要工作:1: 完成了DES加密系統(tǒng)的整體設(shè)計(jì)。DES是一個(gè)分組加密算法，它以64位為分組對數(shù)據(jù)加密。[2]1. 2 基于FPGA的DES加密系統(tǒng)的研究背景，意義，及應(yīng)用前景 DES加密系統(tǒng)現(xiàn)狀及發(fā)展 隨著信息技術(shù)的發(fā)展，計(jì)算機(jī)應(yīng)用滲透到社會(huì)生活的各個(gè)領(lǐng)域，特別是在軍事中的應(yīng)用，使人們對信息的依賴程度越來越大，從而使信息安全技術(shù)顯得格外重要。信息高速公路，多媒體電腦，移動(dòng)電話系統(tǒng)，數(shù)字電視，各種自動(dòng)化設(shè)備以及我們?nèi)粘５囊恍┬≈谱鞫家玫綌?shù)字集成電路。而FPGA和CPLD則都具有體系結(jié)構(gòu)和邏輯單元靈活，集成度高以及實(shí)用范圍寬等特點(diǎn)。3: 用PC，串口調(diào)試工具，UART通信接口和EITS2003開發(fā)板測試并驗(yàn)證了整個(gè)系統(tǒng)的功能。本章的最后給出了本文的主要研究工作及各章節(jié)的安排。 圖1中的具體運(yùn)算如以下算式（1），（2），（3）所示：L’=R’ (1)R=L⊕f(R,K)Kn=KS(n,KEY) (2)Ln=Rn1Rn=Ln1⊕f(R,Kn) (3)初始序列變換的逆運(yùn)算(IIP)如表2所示：表22 IP序列變換的過程和IP類似。比如，輸入6位數(shù)據(jù)為011011，行是01，表示第1行，列由1101定義，表示第13列。為了得到子密鑰，Cn和Dn需經(jīng)過陣列選擇變換PC2的運(yùn)算[8] a。*板載晶體震蕩器，50MHz頻率，可選購晶振頻率從l0MHz到100MHz: *六個(gè)按鈕和一個(gè)八路撥碼開關(guān)，可用作通用地邏輯輸入。 *I2C EERPROM24C256，提供另一種通用存儲(chǔ)方式。 4:在布局布線這個(gè)步驟中，對FPGA來說，有四個(gè)步驟: 1) Translate一解釋設(shè)計(jì)，執(zhí)行規(guī)則檢查。然后，利用電子設(shè)計(jì)自動(dòng)化(EDA)工具，逐層進(jìn)行仿真驗(yàn)證，再把其中需要變?yōu)閷?shí)際電路的模塊組合，經(jīng)過自動(dòng)綜合工具轉(zhuǎn)換到門級(jí)電路網(wǎng)表。 Verilog HDL是在1983年，由GDA (Gateway Design Automation)公司的PhilMoorby首創(chuàng)的。 2001年發(fā)布了Verilog HDL 13642001標(biāo)準(zhǔn)。l 基本邏輯門，例如and, or和nand等都內(nèi)置在語言中。在美國，日本等國家，Verilog HDL語言也一直是使用最為廣泛的硬件描述語言，其使用人數(shù)大大超過其他語言的使用人數(shù)。 DES加密核心設(shè)計(jì)方案DES加密算法以多輪的密鑰變換輪函數(shù)和密鑰十?dāng)?shù)據(jù)運(yùn)算輪函數(shù)為特征，與之相對應(yīng)的硬件實(shí)現(xiàn)，既可以通過輪函數(shù)的16份硬件拷貝，達(dá)到深度細(xì)化的流水線處理，實(shí)現(xiàn)性能上的最優(yōu)。同時(shí)，第二塊數(shù)據(jù)可以經(jīng)過第一輪處理存入寄存器1。. 2通信接口設(shè)計(jì)方案通信接口負(fù)責(zé)為DES加密核心吞吐數(shù)據(jù)，需要根據(jù)不同的通信介質(zhì)進(jìn)行設(shè)計(jì)，以以太網(wǎng)應(yīng)用為例，需實(shí)現(xiàn)相應(yīng)的以太網(wǎng)MAC控制器以與物理層設(shè)備接口，或提供與已有以太網(wǎng)控制器硬件相接口的邏輯總線。UART通信接口部分的系統(tǒng)框圖如下圖所示:圖32 UART通信接口原理圖 B1ockRA11存儲(chǔ)模塊設(shè)計(jì)方案對FPGA內(nèi)部的B1ockRAM，考慮采用8片片內(nèi)B1ockRAM并行的方式，UART數(shù)據(jù)幀(8位寬度)循環(huán)串行寫入，DES模塊則采取8片并行輸入輸出的方式來達(dá)到位寬匹配的目的[16]。DES的8個(gè)S盒分別是一個(gè)滿足特殊性能的6~4位的變換。XC2S100的LUT中的每個(gè)查找表LUT可以用來生成1~16個(gè)移位寄存器，而且在一個(gè)單獨(dú)的可配置邏輯功能塊CLB中連接8個(gè)移位寄存器來構(gòu)成一個(gè)128位的移位寄存器[18]。由于沒有時(shí)鐘線，所以雙方必須以一個(gè)固定的頻率，同步的收發(fā)數(shù)據(jù)，才能保證數(shù)據(jù)傳送的正確性[19]。如需要給出出錯(cuò)信號(hào)，可以判斷奇偶校驗(yàn)位，如有錯(cuò)，設(shè)置校驗(yàn)錯(cuò)信號(hào)parityerror。本例用XC2S100，使用其中的8塊?？捎霉IT_ 00INIT_ Of對4K存儲(chǔ)區(qū)進(jìn)行初始化。input RX。reg [6:0] Display。wire [11:0] DISPLAY_COUNTER。wire [8:0] BLOCK_COUNTER。assign RAMADDR=FRAME_COUNTER[11:3]。//IBUF rstpad(.I(DES_ reset)，.O(DES_reset_ buf))。HEX2LED myHLAl(DISPLAY_COUNTER[3:0]，DisplayAl)。 //綜合下載時(shí) d=2639。 LED_ Flag=0。 Control=439。 LEDes Flag=239。 end else LED_Flag=239。NET RX_done LOC=p145。NET Display4 LOC=p112。 用三個(gè)撥碼開關(guān)分別控制UART串口傳輸?shù)慕邮帐鼓堋l(fā)送使能和加/解密控制。第四章 性能分析與功能驗(yàn)證由于采用UART作為通信接口，其低速率的瓶頸使得我們無法對整個(gè)系統(tǒng)的DES加密吞吐量進(jìn)行有效的測試，因此這里通過[SE的仿真結(jié)果來對實(shí)現(xiàn)結(jié)果作一分析。如上圖中方色方框所示: KEY: 00 00 00 00 00 00 00 00PLAIN:80 00 00 00 00 00 00 00OUTPUT:95 f8 a5 e5 dd 31 d9 00與XILINX公司網(wǎng)站上設(shè)計(jì)參考中給出的數(shù)據(jù)一致。值得說明的是，除此之外，還利用多組數(shù)據(jù)、文件進(jìn)行了加解密測試，測試結(jié)果表明，整個(gè)DES加密系統(tǒng)的加/解密功能是可靠的。因此，軍事通信總站的特點(diǎn)就是部隊(duì)分散，點(diǎn)多線長。軍事通信總站用戶服務(wù)呼叫中心是集語音，傳真和數(shù)據(jù)為一體的綜合電話服務(wù)系統(tǒng)，該系統(tǒng)通過通信總站業(yè)務(wù)網(wǎng)絡(luò)，以TCP/IP協(xié)議與業(yè)務(wù)主機(jī)(單機(jī)或多機(jī))進(jìn)行通訊以獲取數(shù)據(jù)[24]通信總站用戶服務(wù)呼叫中心采用CTI(COMPUTER TELEPHONEY INTEGRATION)領(lǐng)域的先進(jìn)技術(shù)，使用戶可以通過電話或傳真的方式與本中心進(jìn)行通訊，在系統(tǒng)親切的語音提示下完成一定的選擇操作，即可獲得語音或傳真資料，在特殊情況下，呼叫中心還可自動(dòng)轉(zhuǎn)接人工坐席，由通信總站專業(yè)人員負(fù)責(zé)解答和處理[25]。 電話/傳真用戶是《通信總站用服務(wù)呼叫中心》系統(tǒng)的組成部份之一，功能是:通過電話網(wǎng)連接到《通信總站用戶服務(wù)呼叫中心》系統(tǒng)，并根據(jù)《通信總站用戶服務(wù)呼叫中心》的提示，輸入查詢條件，得到語音或傳真結(jié)果。端一端加密是只對高層的數(shù)據(jù)加密，在整個(gè)傳輸過程中，數(shù)據(jù)始終是加密的，直到到了目的地