【正文】 端一端加密是只對高層的數(shù)據(jù)加密，在整個傳輸過程中，數(shù)據(jù)始終是加密的，直到到了目的地才被解密。軍事通信總站用戶服務呼叫中心是集語音，傳真和數(shù)據(jù)為一體的綜合電話服務系統(tǒng)，該系統(tǒng)通過通信總站業(yè)務網(wǎng)絡，以TCP/IP協(xié)議與業(yè)務主機(單機或多機)進行通訊以獲取數(shù)據(jù)[24]通信總站用戶服務呼叫中心采用CTI(COMPUTER TELEPHONEY INTEGRATION)領域的先進技術，使用戶可以通過電話或傳真的方式與本中心進行通訊，在系統(tǒng)親切的語音提示下完成一定的選擇操作，即可獲得語音或傳真資料，在特殊情況下，呼叫中心還可自動轉接人工坐席，由通信總站專業(yè)人員負責解答和處理[25]。值得說明的是，除此之外，還利用多組數(shù)據(jù)、文件進行了加解密測試，測試結果表明，整個DES加密系統(tǒng)的加/解密功能是可靠的。第四章 性能分析與功能驗證由于采用UART作為通信接口，其低速率的瓶頸使得我們無法對整個系統(tǒng)的DES加密吞吐量進行有效的測試，因此這里通過[SE的仿真結果來對實現(xiàn)結果作一分析。NET Display4 LOC=p112。 end else LED_Flag=239。 Control=439。 //綜合下載時 d=2639。//IBUF rstpad(.I(DES_ reset)，.O(DES_reset_ buf))。wire [8:0] BLOCK_COUNTER。reg [6:0] Display。可用工NIT_ 00INIT_ Of對4K存儲區(qū)進行初始化。如需要給出出錯信號，可以判斷奇偶校驗位，如有錯，設置校驗錯信號parityerror。XC2S100的LUT中的每個查找表LUT可以用來生成1~16個移位寄存器，而且在一個單獨的可配置邏輯功能塊CLB中連接8個移位寄存器來構成一個128位的移位寄存器[18]。UART通信接口部分的系統(tǒng)框圖如下圖所示:圖32 UART通信接口原理圖 B1ockRA11存儲模塊設計方案對FPGA內(nèi)部的B1ockRAM，考慮采用8片片內(nèi)B1ockRAM并行的方式，UART數(shù)據(jù)幀(8位寬度)循環(huán)串行寫入，DES模塊則采取8片并行輸入輸出的方式來達到位寬匹配的目的[16]。同時，第二塊數(shù)據(jù)可以經(jīng)過第一輪處理存入寄存器1。在美國，日本等國家，Verilog HDL語言也一直是使用最為廣泛的硬件描述語言，其使用人數(shù)大大超過其他語言的使用人數(shù)。 2001年發(fā)布了Verilog HDL 13642001標準。然后，利用電子設計自動化(EDA)工具，逐層進行仿真驗證，再把其中需要變?yōu)閷嶋H電路的模塊組合，經(jīng)過自動綜合工具轉換到門級電路網(wǎng)表。 *I2C EERPROM24C256，提供另一種通用存儲方式。為了得到子密鑰，Cn和Dn需經(jīng)過陣列選擇變換PC2的運算[8] a。 圖1中的具體運算如以下算式（1），（2），（3）所示：L’=R’ (1)R=L⊕f(R,K)Kn=KS(n,KEY) (2)Ln=Rn1Rn=Ln1⊕f(R,Kn) (3)初始序列變換的逆運算(IIP)如表2所示：表22 IP序列變換的過程和IP類似。3: 用PC，串口調(diào)試工具，UART通信接口和EITS2003開發(fā)板測試并驗證了整個系統(tǒng)的功能。信息高速公路，多媒體電腦，移動電話系統(tǒng)，數(shù)字電視，各種自動化設備以及我們?nèi)粘５囊恍┬≈谱鞫家玫綌?shù)字集成電路。DES是一個分組加密算法，它以64位為分組對數(shù)據(jù)加密。加密作為信息安全中一個最為有力的武器，正在發(fā)揮著重要的作用。關鍵字:DES, FPGA, Verilog, UART, B1ockRAM, 數(shù)據(jù)加密ABSTRACT With the development of information technology, the application of puter has e into social any field. Especially in military field, people rely on information more seriously. So information security bees very important. Encryption as a sort of power weapon is widely used in the field of information security. DES (Data Encryption Standard) encryption arithmetic has stood the long test from when it became the encryption standard to now. It is proved by much practice that the security of the DES encryption can satisfy the voluminous need of security. Implementing the DES arithmetic by software will engross much system resource and make the system function decline. But the DES arithmetic has not much and plex mathematics count and only has logic operation and lookuptable operation. So, thinking from the point of system function and speed of encryption and decryption, implementing the DES arithmetic by hardware is an ideal project. With the development of microelectronic technology, the programmable logic device develop from earlier ROM to very popular and extensive applied FPGA(Field Programmable Gate Array) today. The FPGA has the characteristic of flexible system structure and logic unit, high Integration and wide application. Especially, the FPGA can carry out the more largescale circuit, programmed flexibly. When the engineers use the FPGA to design and develop the product, the time is short, the cost is low, the tool is advanced, the standard product don39。并且在應用中，人們不斷提出新的方法增強DES算法的加密強度，如3重DES算法、 DES算法在信息安全領域仍有廣泛地應用。 : I: 完成了DES加密系統(tǒng)的整體設計。在每一輪中，數(shù)列塊的右邊32位數(shù)據(jù)和密鑰(KEY)一起傳送給函數(shù)f，函數(shù)f運算的結果再和數(shù)列塊左邊32位數(shù)據(jù)進行異或操作。表27 PC1C0和D0定義后，再接著定義Cn和Dn如何從Cn1:和Dn1得到，n=1,2, ……,16。 *集成Xilinx PBI型并口下載接口，允許PC機下載配置文件。 6:使用WebPack集成的IMPACT工具進行下載芯片。1989年，Cadence公司收購} GDA公司，Verilog HDL語言成為Cadence公司的私有財產(chǎn)。 Verilog HDL語言最大的特點就是易學易用，通過學習和使用，可以在最短的時間內(nèi)掌握該語言。通過多占很大的空間來換得速度上的大幅度提高，然后再在每輪的中間加上寄存器來實現(xiàn)流水線。由于UART傳輸?shù)牡退俾?，無疑成為了整個系統(tǒng)性能的瓶頸，使得加密性能的實際測試無法進行。XC2S100的LUT可以配置為16X 1位的ROM，把輸入的6位作為地址，對應的地址空間里存放的就是輸出的4位，從而實現(xiàn)了64位的查找表LUT，所需時間只是FPGA中CLB的傳輸時間加上傳輸線上的延時，如圖8。1k16x周期(即串行通信周期)，就將該時刻收到的串行數(shù)據(jù)移入移位寄存器rsr中，當8位數(shù)據(jù)(假設數(shù)據(jù)長度為8位)均移入寄存器后，再將rsr的內(nèi)容移入二級緩沖rbr，設置數(shù)據(jù)準備好信號dataready，去控制數(shù)據(jù)的并行輸出。b0), .WEA(we0), .ADDRB(addr_b), .CLKB(clk), .DIB(data_in64[63:56]), .ENB(139。output [6:0] Display。wire [7:0] DIN。 b 1。 wire [25:0] time_ seed。 b01。 b1110。NET Display1 LOC=p109。然后具體闡述了各個模塊的原理，設計及實現(xiàn)過程。 將由系統(tǒng)加密后的密文再次通過串口發(fā)送給該系統(tǒng)進行解密，與原文進行比對以達到驗證的目的。目前，對通信總站信息傳遞保密的角度來說，保密措施有如下兩點:1，通信線路的獨立性。 通信信道的加密可分為鏈一鏈加密和端一端加密。具體地說，就是要對整個呼叫系統(tǒng)中的電話，傳真，電腦等終端每一個進行DES加密。它包括綜合業(yè)務系統(tǒng)，用戶管理系統(tǒng)等。進一步驗證 了系統(tǒng)功能的正確性。整體綜合仿真的報告如下:Device utilization summary:Selected Device: 2s100epq2086Number of Slices: 710 out of 1200 59%Number of Slice Flip Flops: 648 out of 2400 27%Number of 4 input LUTs: 1096 out of 2400 45%Number of bonded IOBs: 20 out of 146 13%Number of TBUFs: 24 out of 1200 2%Number of BRAMs: 8 out of 10 80%Number of GCLKs: 1 out of 4 25%Timing Summary:Speed Grade:6Minimum period: (Maximum Frequency: )Minimum input arrival time before clock: Maximum output required time after clock: Maximum binational path delay: No path found 整個系統(tǒng)可以達到的最高頻率為77. 453MHz，因此，在實驗板上的50MHz時鐘頻率下能正常工作。NET Control0 LOC=p120。DES, BLOCKRAM, UART三個模塊之間的連接關系如下圖所示:圖312三大模塊連接關系圖[]NET clk LOC=p80。 b 10。 //仿真時assign d=2639。//always (posedge clk)// begin// if (DES_ reset_ buf)// flag=039。wire [63:0] TEST_OUT_REG。//reg flag。本設計中RAM讀寫的時鐘采用UART通信模塊中的16倍于波特率的時鐘信號clkl6x:數(shù)據(jù)寬度定為8，則每塊地址范圍為0511，共用了8塊，所以ADDR要12位，[11:0]。發(fā)送數(shù)據(jù): 串口數(shù)據(jù)發(fā)送相對接收較為簡單，只需要依次發(fā)送起始位，數(shù)據(jù)位，停止位即可，注意波特率的計算[20]。3. 2. 異步串口包括接收和發(fā)送兩個部分。整個系統(tǒng)功能如下圖所示: 圖33系統(tǒng)功能簡圖 DES加密系統(tǒng)的實現(xiàn) 本設計采用試驗開發(fā)板EITS2003上Xilinx公司SPARTANIIE結構的XC2S100e作為算法載體，通過UART串口進行實驗板和PC的通信，將所需加(解)密的文件通過串口下載到FPGA的BLOCKRAM中，在FPGA中實現(xiàn)控制器和DES模塊以及密鑰的生成，通過控制器實現(xiàn)加、解密功能，最后將加(解)密完成的數(shù)據(jù)再次通過串口傳回PC，可以通過現(xiàn)成的DES算法程序檢驗正確性。2 資源優(yōu)先方案:與性能優(yōu)先方案相反，資源優(yōu)先僅硬件實現(xiàn)一套密鑰變換輪函數(shù)和密鑰+數(shù)據(jù)運算輪函數(shù)，通過反復16次調(diào)用這一硬件結構來實現(xiàn)一次DES加密運算。