【正文】 圖 FFT 模塊 Symbol 表 5. 17 引腳鎖定方法 信號(hào) 引腳 信號(hào) 引腳 信號(hào) 引腳 信號(hào) 引腳 seg[0] PIN_D18 key0 PIN_AB11 ad_datin0 PIN_AB11 disp_data[6] PIN_C20 seg[1] PIN_C19 key1 PIN_AA11 ad_datin1 PIN_AA11 disp_data[7] PIN_B21 seg[2] PIN_D19 key2 PIN_T21 ad_datin2 PIN_T21 reset n PIN_B11 seg[3] 。 ④生成 FFR 模塊。 (c)在 Implementation Options選項(xiàng)卡選擇復(fù)數(shù)乘法器結(jié)構(gòu) (Structure)為 4/Mults2Adders，如圖 。在 Quartus II主界面中，在 FFT兆核函數(shù)向?qū)е袉螕簟?Step 1： Parameterize”打開 FFT參數(shù)設(shè)置對(duì)話框，具體參數(shù)設(shè)置如下： (a)在 Parameters 選項(xiàng)卡設(shè)置 FFT 變換長度 (Transform Length)為 512，數(shù)據(jù)精度 (Data Precision)和旋轉(zhuǎn)因子精度 (Twiddle Precision)為 8位，如圖 。在 Quartus II 主界面中選擇 ToolMegaWizard PlugIn Managc 打開添加宏單元的向?qū)Вx擇 Create a new custom megafunction variation 新建宏單元模塊然后在新建宏單元模塊窗口中選擇 DSP TransformsFFT 3 并命名為 fft。 MegaCore不附帶在 Quartus II軟件中，需要單獨(dú)向 Altera 公司購買或申請?jiān)囉冒妗? ①安裝 MegaCore。 (8)建立 ALTSQRT宏單元，命名為 sqrt，具體設(shè)置如下：選擇輸入數(shù)據(jù)寬度為 17位，并選中“ Yes，1 want an output latency of 8 clock cycles，后設(shè)置 8級(jí)流水線，其他的參數(shù)按默認(rèn)設(shè)置。 (7)建立 ALTMULT_ADD宏單元，命名為 mult_add，具體設(shè)置如下： ①在 ALTMULT_ADD向?qū)У?page3頁設(shè)置輸入數(shù)據(jù) A、 B的寬度為 8位。 (5)建立 LPM RAM DP 宏單元，命名為 sample_dpram，具體設(shè)置如下： ①在 a number LPM_RAM_DP向?qū)У?page3 頁選擇 With one read port and one write port和As one word兩個(gè)選項(xiàng)； ②在 page4頁設(shè)置儲(chǔ)存器的數(shù)據(jù)個(gè)數(shù)為 512，數(shù)據(jù)寬度為 8位； ③在 page5頁設(shè)置時(shí)鐘方式為“ Dual clock： use separate‘ read’ and ‘ write’ ④在 page7 頁取消讀輸出端口寄存器項(xiàng)，即取消“ Read output port(s)‘ q”’， clocks；同時(shí)選中創(chuàng)建時(shí)鐘使能信號(hào)項(xiàng) Create one clock enable signal” ⑤其他的按默認(rèn)設(shè)置。 圖 Add Hardwar (1)啟動(dòng) Quartus II 建立一個(gè)空白工程，然后命名為 fft— test. (2)新建 dds rom. Mlf 文件，并拷貝 (3)建立 ROM宏單元并命化數(shù)據(jù)選擇 dds rom. mif文件。 ByteBlaster II 下載電纜安裝過程如下： ①在 Quartus II 軟件的主界面中點(diǎn)擊 Hardware setup進(jìn)入圖 Hardware Set— up對(duì)話框； ②單擊 Add Hardware按鈕進(jìn)入圖 Add Hardware對(duì)話框。在 Quartus II軟件主界面中選擇 ToolsProgrammer，打開編程器對(duì)話框，如圖 。安裝結(jié)束后需重新啟動(dòng)計(jì)算機(jī)， Altera ByteBlaster II下載線才能正常使用。然后一直單擊“繼續(xù)”按鈕，直到安裝結(jié)束。查看方法如圖 ，在設(shè)備管理器中查看。 4 系統(tǒng)調(diào)試 安裝 ByteBlaster II 下載電纜 首先要檢查 ByteBlaster II驅(qū)動(dòng)程序是否安裝。啟動(dòng) Quartus II軟件中 MegaWizard PlugIn Manager工具，并選擇 lpm_ram_dp，如圖 。存儲(chǔ)器的使用通過狀態(tài)機(jī)來調(diào)用。 圖 仿真結(jié)果圖 存儲(chǔ)單元設(shè)計(jì) 在 FFT 處理單元中存儲(chǔ)器是必不可少的單元，蝶形運(yùn)算數(shù)據(jù)的輸入輸出和中間結(jié)果的存儲(chǔ)都要經(jīng)過存儲(chǔ)器 ,因此它們的頻繁讀寫操作對(duì)整個(gè) FFT 處理速度影響較 大。從圖 ，當(dāng)場計(jì)數(shù)信號(hào)到達(dá)一定的值后，場同步輸出出現(xiàn)一個(gè)低電平，即消隱，之后進(jìn)入下一個(gè)場掃描。 邊沿檢測電路 vga的仿真測試 以上各功能模塊在 quartusⅡ軟件中的仿真結(jié)果如圖 。這樣一來有一些波形數(shù)據(jù)會(huì)顯示不出，但是可以通過改變雙口 RAM的起始 地址來達(dá)到能查看所有波形數(shù)據(jù)的目的。柵格和時(shí)間標(biāo)線的顯示比較簡單，只要在顯示區(qū)域?qū)?yīng)的位置（比如當(dāng) hcount為 0、 40時(shí)）輸出柵格顏色數(shù)據(jù)就可以了，若要顯示虛線，則需將 vcount值也做比較（比如當(dāng) vcount為 5時(shí)顯示， vcount為 0、 4不顯示）。這樣一來完整的波形就能顯示出來。但高電平與低電平跳變時(shí)的垂直線怎的顯示，在 RAM數(shù)據(jù)讀取出來之后再加一級(jí)寄存器做個(gè)邊沿檢測電路（如圖 5. 14所示，其中 XOR為“異或”門），當(dāng) Din0（即 DO）的值產(chǎn)生變化時(shí)，在 mark 端即輸出高電平（ Din0 發(fā)生變化后，在 CLK 到來之前Dout0 的值是保持不變的，兩不同值經(jīng)“異或”門“異或”后即輸出“ 1”） 。假設(shè)RAM 中的數(shù)據(jù)不變，則顯示區(qū)域每列讀出的數(shù)據(jù)都是相同的，現(xiàn)在要做的是在各通道對(duì)應(yīng)的位置顯示對(duì)應(yīng)通道的波形數(shù)據(jù)，當(dāng)場掃描計(jì)數(shù)器 vcount的值為 8時(shí)，判斷 DO值，若為“ 1”輸出數(shù)據(jù)（指顯示波形的顏色數(shù)據(jù)）顯示，若為“ O”則輸出背景色或柵格（視柵格顯示條件而定）；同理當(dāng) vcount的值為 40時(shí)（見表 ），再次判斷 DO值，若為“ 0”輸出數(shù)據(jù)，若為“ 1”則輸出背景色或柵格。這樣整個(gè)顯示器的顯示區(qū)域就劃分完波形顯示格式，其中屏幕的背景顏色為淺藍(lán)色，柵格線為黑色，波形為綠色間標(biāo)線為紅色。 3)波形圖像顯示 (1)顯示區(qū)域劃分 本設(shè)計(jì)的 VGA 驅(qū)動(dòng)程序驅(qū)動(dòng) VGA 顯示器時(shí)顯示的分辨率為 640 480。下面將對(duì)個(gè)功能模塊進(jìn)行簡單的介紹。按功能可以劃分為三個(gè)部分，即信號(hào)采樣部分、波形顯示部分和鍵盤控制部分。 END PROCESS。 END IF。 藍(lán)色。 紅色。 紫色。 綠色。 黃色 ELSIF vcount214 THEN h_dat=X1f。 BEGIN IF RISING_EDGE(vga_clk)THEN IF vcount=94 THEN h_dat=Xff。 END PROCESS。 END IF。 ELSE v_dat=X00。 ELSIF hcount703 THEN v_dat=X03。 ELSIF hcount623 THEN v_dat=Xe0。 ELSIF hcount543 THEN v_dat=Xe3。 青色 ELSIF hcount463 THEN v_dat=X1c。 ELSIF hcount303 THEN v_dat=XFC。 BEGIN IF RISING_EDGE(vga_clk)THEN IF hcount223 THEN v_dat=XFF。 不同顏色的對(duì)應(yīng)這不同的八進(jìn)制數(shù)，通過改變不同顯示器不同區(qū)域?qū)?yīng)的八進(jìn)制數(shù)就可以改變其顏色。 顏色對(duì)應(yīng)的編碼為： 表 1 VGA 顏色編碼 顏 色 黑 藍(lán) 紅 品 綠 青 黃 白 G 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 在設(shè) 計(jì)完彩條信號(hào)發(fā)生器的基礎(chǔ)上很容易完成漢字 /圖像的設(shè)計(jì)。圖像描述模塊主要通過 640 480個(gè)像素點(diǎn)來描述圖像。 顯示控制器設(shè)計(jì)提示：顯示器的技術(shù)規(guī)格提供的行頻一般都滿足在 3045KHz（保守?cái)?shù)據(jù)），場頻一般滿足在 5075Hz（保守?cái)?shù)據(jù)），針對(duì)以上保守?cái)?shù)據(jù)，我們以 30KHz的行頻進(jìn)行掃描時(shí)所需時(shí)鐘頻率為： 30KHz 800（行周期） =24MHz,則場頻為： 30KHz247。 圖 是 VGA行掃描、場掃描的時(shí)序圖： 圖 VGA 行掃描、場掃描時(shí)序圖 VGA 工業(yè)標(biāo)準(zhǔn)所要求的頻率： 時(shí)鐘頻率（ Clock frequency）： （像素輸出的頻率）；行頻（ Line frequency）： 31469Hz； 場頻（ Field frequency）： （每秒圖像刷新頻率）。 對(duì)于 5 個(gè)信號(hào)的時(shí)序驅(qū)動(dòng)，對(duì)于 VGA 顯示器要嚴(yán)格遵循“ VGA 工業(yè)標(biāo)準(zhǔn)”，即 640 480 60Hz模式。掃描從屏幕的左上方開始，從左到右，從上到下，進(jìn)行掃描，每掃完一行，電子束回到屏幕的左邊下一行的起始位置，在這期間， CRT 對(duì)電子束進(jìn)行消隱，每行結(jié)束時(shí)，用行同步信號(hào)進(jìn)行行同步；掃描完所有行，用場同步信號(hào)進(jìn)行場同步，并使掃描回到屏幕的左上方，同時(shí)進(jìn)行場消隱，預(yù)備下一場的掃描。 常見的彩色顯示器，一般由 CRT（陰極射線管）構(gòu)成，彩色是由 G、 R、 B（綠： Green，紅： Red，藍(lán)： Blue）三基色組成。 圖 示波器測量輸出正弦波形 vga顯示原理 計(jì)算機(jī)顯示器的顯示有許多標(biāo)準(zhǔn)，常見的有 VGA、 SVGA等。最終通過 da轉(zhuǎn)換使輸出成為正弦波。 （ 8)硬件連接并下載程序。將 dds_top. bdf 設(shè)置為頂層實(shí)體。 （ 5)新建 Verilog HDL源程序文件 ，寫出程序代碼并保存 （ 6)選擇目標(biāo)器件并 對(duì)相應(yīng)的引腳進(jìn)行鎖定，在這里所選擇的器件為 Altera 公司 Cyclone 系列的EPIC6Q240C8芯片，引腳鎖定方法如表 。 （ 2） 編寫代碼 （ 3)建立 ROM 宏單元并命名為 ddsrom，設(shè)置數(shù)據(jù)個(gè)數(shù)為 4096，數(shù)據(jù)寬度為 10 位，初始化數(shù)據(jù)選擇 ?？梢?，通過設(shè)定相位累加器位數(shù) N、頻率控制字 M 和基準(zhǔn)時(shí)鐘的值， 就可以產(chǎn)生任一頻率的輸出。調(diào)節(jié) M 可以改變?nèi)拥狞c(diǎn)數(shù)，從而改變頻率。最后經(jīng) D/A 轉(zhuǎn) 換器和低通濾波器將波形數(shù)據(jù)轉(zhuǎn)換成所需要的模擬波形。 DDS 具體工作過程如下：每來一個(gè)時(shí)鐘脈沖 clk， N 位全加器將頻率控制數(shù)據(jù) M 與累加寄存器輸出的累加相位數(shù)據(jù) N 相加，把相加后的結(jié)果送至累加寄存器的輸入端。范圍內(nèi)的一個(gè)相位點(diǎn)。正 (余 )弦查找表的數(shù)據(jù)存放在 ROM 中，內(nèi)部存有一個(gè)周期的正弦波信號(hào)的數(shù)字幅度信息，每個(gè)查找表的地址對(duì)應(yīng)于正弦波中 0176。每來一個(gè)時(shí)鐘脈沖，相位寄存器以步長 M 遞增。圖中的相位累加器由Ｎ位全加器和Ｎ位累加寄存器級(jí)聯(lián)而成，可對(duì)頻率控制字的二進(jìn)制碼進(jìn)行累加運(yùn)算，是典型的反饋電路。 圖 Generate dds原理 設(shè)計(jì)采用 目前使用最廣泛的一種 DDS方式是利用高速存儲(chǔ)器作查找表，然后通過高速 DAC 輸出已經(jīng)用數(shù)字形式存儲(chǔ)的波形。 ④生成 FFT 模塊。 圖 MegaWizard Architecture (c)在 Implementation Options選項(xiàng)卡選擇復(fù)數(shù)乘法器結(jié)構(gòu) (Structure)為 4/Mults2Adders，如圖 示。在 Quartus II 主界面中，在 FFT 兆核函數(shù)向?qū)е袉螕簟?Step 1：vga VGA驅(qū)動(dòng)模塊，驅(qū)動(dòng) VGA顯示器顯示頻譜信號(hào) div_freq 采樣信號(hào)分頻模塊，控制采樣頻率 key_board 鍵盤顯示模塊，控制分頻模塊、 DDS和數(shù)碼管顯示 Parameterize”打開 FFT參數(shù)設(shè)置對(duì)話框，具體參數(shù)設(shè)置如下： (a)在 Parameters 選項(xiàng)卡設(shè)置 FFT 變換長度 (Transform Length)為 512，數(shù)據(jù)精度 (Data Precision)和旋轉(zhuǎn)因子精度 (Twiddle Precision)為 8位，如圖 。在 Quartus II主界面中選擇 ToolMegaWizard PlugIn Managc打開添加宏單元的向?qū)Вx擇 Create a new custom megafunction variation 新建宏單元模塊然后在新建宏單元模塊窗口中選擇 DSP TransformsFFT 3 并命名為 fft。 MegaCore不附帶在 Quartus II軟件中，需要單獨(dú)向Altera 公司購買或申請?jiān)囉冒妗? a / d 采 樣 控 制 模 塊F F TI P 核雙 端 口 R A M 1數(shù) 據(jù) 加 載 模 塊 1雙 端 口 R A M 2數(shù) 據(jù) 加 載 模 塊 2縮 放