【導讀】計、系統(tǒng)仿真、生產(chǎn)與測試和應用等方面取得一系列進展。其中，自適應聚焦相控陣。化控制，提高缺陷的檢出率。種關鍵技術，如FPGA的開發(fā)、電子設計、硬件編程語言等。在完成以上工作的基礎之上，再學習FPGA的相關知識，了解。FPGA的原理、工作過程、特色優(yōu)點和實現(xiàn)方法。接著需要學習VerilogHDL語言的。參數(shù)的調(diào)節(jié)方法，重點是模塊理論分析和編程思路。在設計完電路之后還要完成相關PCB電路板的制。較好的控制效果。件驗收，系統(tǒng)測量驗收，驗收。無損檢測技術的發(fā)展趨勢就是對材料實現(xiàn)高精度、高分辨率的檢測。雜的工業(yè)設備提供更好的無損評估。粗延遲是指發(fā)射脈沖高電平的持續(xù)時間只能是延。多相位的分頻，最終可以提高延遲模塊可以達到的精度。并且在modelsim上對設計結(jié)果進行驗證。用戶可以根據(jù)自己的實際要求，手動的選擇粗延遲或細延遲。在算法實現(xiàn)模塊，我們借助FPGA運行速度的優(yōu)勢，實現(xiàn)二進制的。本課題模擬二進制開方手算的過程，利用FPGA內(nèi)部的乘法器硬核實。現(xiàn)二進制開方運算。

　　

【正文】 片到聚焦點位置 PO 的掃描。系統(tǒng)通過自動對這些參數(shù)進行不斷的改變，便可以得到各個通道延遲信息的大小，最終完成整個扇形掃面系統(tǒng) [14]。 掃描模塊主要包 括：掃描譯碼、通道數(shù)目 i 的掃描、偏轉(zhuǎn)角度的掃面、聚焦半徑的掃描。圖 35 是整個掃描模塊的頂層設計圖。 圖 35 掃描模塊的頂層設計 西南交通大學本科畢業(yè)設計 (論文 ) 第 17 頁 下面將對各個模塊的具體功能進行描述： 掃描譯碼： 該模塊主要是接受外部通過 32 位數(shù)據(jù)總線和四位地址總線傳來的數(shù)據(jù)，根據(jù)地址總線的數(shù)據(jù)，將數(shù)據(jù)轉(zhuǎn)換為掃面模塊需要的數(shù)據(jù)，并發(fā)送給其他各個模塊。表 31給出了地址與對應輸出的關系 ， 圖 36給出了掃描譯碼模塊的頂層設計圖， 圖 37給出了掃描譯碼模塊的仿真時序圖。 表 31 地址與輸出關系 輸出數(shù)據(jù)代表的意義 地址 掃描角度的初始 值（ cos_addr_out） 0000 相鄰晶片的距離（ d_out） 0001 聚焦半徑的最小值（ PO_min） 0010 聚焦半徑的最大值 (PO_max) 0011 聚焦半徑的步進值 (PO_r) 0100 超聲波的波速 (v_out) 0101 圖 36 掃描模塊的頂層設計圖 西南交通大學本科畢業(yè)設計 (論文 ) 第 18 頁 圖 37 掃描譯碼模塊的仿真時序 由仿真結(jié)果我們可以得出，當復位信號有效的時候，譯碼模塊傳輸?shù)臄?shù)據(jù)均為0，即此時不需要進行后續(xù)模塊的計算，當寫信號有效的時候，在時鐘信號的控制下，按照地址的大小，最終將輸入的數(shù) 據(jù)傳輸給響應的通道，并且此時 PO_WR 信號有效，該信號在數(shù)據(jù)傳輸結(jié)束后，會失效，即該信號控制后續(xù)的計算模塊時候接受前級傳入的數(shù)據(jù)。 掃描模塊的時鐘為 50Mhz的系統(tǒng)時鐘， 32 位的數(shù)據(jù)總線和 4 位的地址總線在時序的控制下一次傳入六組數(shù)據(jù)到譯碼模塊。譯碼模塊根據(jù)傳入進來的地址，將這些數(shù)據(jù)翻譯成為掃描模塊需要的數(shù)據(jù)，最終輸出給其他模塊。 3． 3． 1 偏轉(zhuǎn)角度的掃描 該模塊主要完成三個功能：當完成一段弧度的掃描之后使能 PO 的掃描、進行扇形掃描中對偏轉(zhuǎn)角度的掃描、輸出 cos_F 信號判斷輸出的角度是大于 90176。還是小于 90176。圖 38 為偏轉(zhuǎn)角度掃描的頂層圖。 西南交通大學本科畢業(yè)設計 (論文 ) 第 19 頁 圖 38 偏轉(zhuǎn)角度掃描的頂層圖 根據(jù)相關的研究表明，當偏轉(zhuǎn)角度大于 75176。的時候，超聲波會出現(xiàn)波瓣，所以在工業(yè)檢測的應用中，偏轉(zhuǎn)角度數(shù)一般小于 60176。，我們都知道偏轉(zhuǎn)角度數(shù)越小，超聲波的方向性就越好。在目前的工業(yè)和醫(yī)學上，偏轉(zhuǎn)角度數(shù)一般選在 30176。，這樣既能滿足要求，又可以增加超聲波的方向性 [15]。在本課題中，我們采用的是扇形掃描，我們以相控陣的中心晶片為圓心，以中心晶片到聚焦點的距離為半徑，偏轉(zhuǎn)角度數(shù)范圍為 60176。到 120176。，實現(xiàn)一段弧度的掃描過程。具體的工作方式如下： 首先給出一個聚焦半徑，圍繞該半徑實現(xiàn)一段弧度的掃描，每次掃描角度的增量為 3176。，當完成一段弧度的掃描之后，聚焦半徑增加，從而進行第二段弧度的掃描。 在 FPGA 內(nèi)部，無法進行負數(shù)的運算，對于互補的兩個角度，其余弦值對應的絕對值是一樣的，因此為了區(qū)分該角度和其補角的關系我們設定一個輸出端口，當角度大于 90176。時， cos_F 輸出為高電平，反之輸出為低電平。圖 39 給出了偏轉(zhuǎn)角度的時序仿真圖 圖 39 偏轉(zhuǎn)角度的時序仿真圖 由仿真結(jié)果可以看出來，當 HLT 有效的時候，掃描模塊進入等待狀態(tài)，也就是維持先前的計數(shù)狀態(tài)保持 不變。我們設定的掃描角度總工有 20 個，當一段角度掃西南交通大學本科畢業(yè)設計 (論文 ) 第 20 頁 描完成之后， PO_en，信號有效，此時便可以進行 PO 數(shù)值的掃描。在進行一個完整的角度掃描時，標志位信號會在不同的角度范圍內(nèi)給出不同的標志位，從圖中我們可以得到，掃描角度小于 90176。，標志位信號為低電平，當掃描角度大于 90176。，標志位信號給出高電平，這樣我們通過比較標志位信號，就可以進行區(qū)域選擇的判斷。 通道數(shù)目的掃描： 一個聚焦周期實際上就是對 i 值實現(xiàn)一個完整的掃描過程。在每一次的聚焦過程中，我們都必須對 i值進行一次完整的掃描，我們采用的是 16 通道的相控陣控制技 術，所以在給定一個聚焦半徑和偏轉(zhuǎn)角度，就需要對通道數(shù)目掃描 16 次。圖 310為通道數(shù)目掃描的頂層設計圖。 圖 310 通道數(shù)掃描的頂層模塊 在本次設計中我們對通道數(shù)目的掃描采用順序賦值的方式。我們令中心晶片為原點，左右兩個各有 8 中 i的取值，最小為 0 最大為 7,。類似的我們設置一個輸出端口 F，當晶片處于中心晶片左邊的時候， F 輸出為高電平，反之 F 輸出為低電平。 掃描的時鐘信號為 50mhz的系統(tǒng)時鐘，當全局使能信號和 scan_n_en 信號均有效的時候，開始進行通道數(shù)的掃描。由仿真結(jié)果我們可以知道，沒當 scan_n_cos 使能一次通道數(shù)目就會增加一次，每當 n_addr 由 0 增加到 7 的時候， F_n 的輸出都會發(fā)生一次去翻過程，輸出 channel_addr 表示的是具體的通道數(shù)目，在本次可提取其取值為 1 到 16。圖 311 為通道數(shù)目掃描的仿真圖。 西南交通大學本科畢業(yè)設計 (論文 ) 第 21 頁 圖 311 通道數(shù)目掃描的仿真圖 由仿真結(jié)果可以看出來，當 HLT 有效的時候，掃描模塊進入等待狀態(tài)，也就是維持先前的計數(shù)狀態(tài)保持不變。我們設定的通道數(shù)目總共是十六個，在 n值的掃描過程中，我們是將中心晶片的位置設為 0，左右兩邊對稱，通道數(shù)目在中心晶片的左邊或者右邊會有一個標志位 F_n，通道的地址是 0 到 15，完成一個掃描過程之后，通道數(shù)目會自動變?yōu)?0，如果掃描信號有效，就繼續(xù)進行掃描。 3． 3． 2 PO 值的掃描 該模塊主要是由一個加法器構成的，當 PO 的大小，在我們給定的范圍內(nèi)的時候，每當使能信號來臨的時候， PO 的數(shù)值總是在其原有的基礎上加上 PO_r。 PO大小指的就是當掃面的角度為 0 時，中心晶片達到聚焦位置的焦距半徑。圖 312給出了聚焦半徑掃描模塊的頂層圖，圖 313 給出了聚焦半徑掃描的仿真圖。 圖 312 聚焦半徑掃描的頂層圖 西南交通大學本科畢業(yè)設計 (論文 ) 第 22 頁 圖 313 聚焦半徑掃描的仿真圖 由仿真結(jié)果 我們可以知道，每當 PO_en 信號有效的時候， PO 的數(shù)值就在原來的基礎上增加 PO_r，當 PO 大于 PO_max 的時候，輸出 scan_stop 信號。當全局變量失效的情況下，掃描模塊進入停止工作模式。 區(qū)域選擇： 在前面我們已經(jīng)提到過了，我們的整個相控陣系統(tǒng)中的晶片位置實際上是可以看做是以中心晶片對應的法線位置分為左右兩個區(qū)域 [16]，在這兩個區(qū)域中對稱點實際上是有著相同的 i并且相應角度的余弦值的絕對值也是一樣的，所以他們在整個無符號的計算過程中會出現(xiàn)相同的參數(shù)，從而導致輸出的延遲量發(fā)生變化。為了區(qū)分這種情況，我 們設定一個輸出信號 F_out，我們設當 F_n 和 cos_F 具有相同的數(shù)值，即輸出均為 0 或者為 1 的情況下，輸出 F_out 為 0，反之為 1。圖 314 為區(qū)域選擇的頂層模塊圖，圖 315 區(qū)域選擇模塊的仿真圖。 圖 314 區(qū)域選擇的頂層模塊圖 西南交通大學本科畢業(yè)設計 (論文 ) 第 23 頁 圖 315 區(qū)域選擇模塊的仿真圖 由仿真結(jié)果我們可以看出當 cos_F、 F_n 均為 0 或者均為 1 的時候，輸出 F_out為 0，反之輸出 F_out 為 1 圖 316 為掃描模塊的額內(nèi)部連接圖，圖 317 為在發(fā)射控制模塊的作用下，各個掃描模塊進行掃描的仿真圖 圖 316 掃描模塊的內(nèi)部模塊連接 圖 317 掃描頂層模塊的仿真圖 西南交通大學本科畢業(yè)設計 (論文 ) 第 24 頁 由仿真圖，我們可以看出，在寫信號的控制下，模塊先將對應的數(shù)據(jù)傳給不同的端口，當收到收據(jù)之后，掃描模塊開始進行掃描過程，整個掃描過程分為三個循環(huán)的過程，速度最快的是對于通道數(shù)目的掃描，當通道數(shù)目完成一整個掃描過程，角度的掃描才會在原有的基礎上進行自動加一，而當角度掃描完成一個完整的過程之后，在 PO_en 信號的使能下， PO 模塊才進入到掃描狀態(tài)，而 PO 的初始值，就是我們預先設定的數(shù)值大小。 3． 4 算法的實現(xiàn)模塊 算法實現(xiàn)模塊式整個超聲相控陣聚焦系 統(tǒng)設計運算的核心部分，該部分接受前面?zhèn)鱽淼臄?shù)據(jù)，在其內(nèi)部進行一系列的運算處理，最終輸出準確的延遲信息。超聲相控陣的偏轉(zhuǎn)聚焦等特性都是由這一部分數(shù)據(jù)進行控制的。 在前面的設計中，掃描模塊中采用的時鐘信號為頻率為 50MHZ 的主時鐘信號，但是在運算模塊中我們采用的是 FPGA 內(nèi)部鎖相環(huán)產(chǎn)生的 10MHZ 的時鐘作為運算時鐘，所以為了保證掃描模塊和運算模塊之間的數(shù)據(jù)保持同步，我們在設計中采用兩級緩存 [17]。 第一級緩存采用的時鐘和掃描模塊中的時鐘信號保持一致，當緩存模塊接收到算法寫信號的時候，便開始向第一級緩存中加入通 過掃描模塊得到的數(shù)據(jù)，當數(shù)據(jù)加載完成之后，如果接收到發(fā)射控制模塊發(fā)射的 count_st 信號，第一級緩存中的數(shù)據(jù)，就在時鐘的作用下開始存放到第二級緩存模塊中。第二級緩存模塊的時鐘要保持和算法的計算模塊的時鐘信號一致。加入緩存模塊除了可