【正文】 集成的增強(qiáng)型的鎖相環(huán)和快速鎖相環(huán)對(duì)系統(tǒng)時(shí)鐘進(jìn)行倍頻和分頻，產(chǎn)生我們?cè)O(shè)計(jì)所需要的相關(guān)時(shí)鐘信號(hào)。用戶(hù)可以根據(jù)自己的實(shí)際要求，手動(dòng)的選擇粗延遲或細(xì)延遲。 FPGA 內(nèi)部集成的增強(qiáng)型鎖相環(huán)可以實(shí)現(xiàn)多相位時(shí)鐘信號(hào)，利用這些多相位的時(shí)鐘信號(hào)，我們可以將延遲量的精度提高。從而為當(dāng)代復(fù)雜的工業(yè)設(shè)備提供更好的無(wú)損評(píng)估。 (3周 ) 第四部分 軟件編程、調(diào)試，電路設(shè)計(jì)、仿真，硬件電路的 調(diào)試、驗(yàn)收，測(cè)量方案制定，軟件聯(lián)調(diào)，硬件聯(lián)調(diào)、軟件和硬件配合調(diào) 試、聯(lián)調(diào)，軟件驗(yàn)收、硬件驗(yàn)收，系統(tǒng)測(cè)量驗(yàn)收，驗(yàn)收。在完成以上理論學(xué)習(xí)的基礎(chǔ)上，還要開(kāi)始著手 EDA 工具的學(xué)習(xí)，通過(guò)學(xué)習(xí)了解電子設(shè)計(jì)自動(dòng)化的理念及其優(yōu)勢(shì)，主要是理解電路 設(shè)計(jì)的思路和方法。 “基于 EP3SL150的 FPGA硬件電路系統(tǒng)設(shè)計(jì)和延時(shí)細(xì)分算法與 FPGA實(shí)現(xiàn)”是超聲相控陣技術(shù)中的一項(xiàng)關(guān)鍵技術(shù)，通過(guò) Verilog HDL硬件語(yǔ)言描述算法，進(jìn)而在 FPGA芯片上實(shí)現(xiàn)功能。 西 南 交 通 大 學(xué) 本科畢業(yè)設(shè)計(jì)（論文） 基于 EP3SL150的 FPGA硬件電路系統(tǒng)設(shè)計(jì)和延時(shí)細(xì)分算法與 FPGA 實(shí)現(xiàn) 年 級(jí) :20xx 級(jí)電訊三班 學(xué) 號(hào) :20xx3988 姓 名 :李棟 專(zhuān) 業(yè) :電子信息科學(xué)與技術(shù) 指導(dǎo)教師：郭建強(qiáng) 20xx 年 6 月 西南交通大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 第 II 頁(yè) 畢業(yè)設(shè)計(jì)（論文）任務(wù)書(shū) 班 級(jí) 電訊 20xx 03 班 學(xué)生姓名 李棟 學(xué) 號(hào) 20xx3988 發(fā)題日期 ： 20xx 年 11 月 20 日 完成日期： 20xx 年 6月 20 日 題 目 基于 EP3SL150 的 FPGA 硬件電路系統(tǒng)設(shè)計(jì)和延時(shí)細(xì)分算法與 FPGA 實(shí)現(xiàn) 本論文的目的、意義 ： 隨著 電 于技 術(shù) 和 計(jì) 算機(jī)技 術(shù) 的快速 發(fā) 展 ， 超聲相控 陣 技 術(shù)逐 漸應(yīng) 用于工 業(yè)無(wú)損檢測(cè) ， 近幾年，相聲相控 陣 技 術(shù)發(fā) 展尤 為 迅速，在相控 陣 系 統(tǒng)設(shè)計(jì) 、系 統(tǒng) 仿真、生 產(chǎn) 與 測(cè)試 和 應(yīng) 用等方 面取得 一 系列 進(jìn) 展。 學(xué)生應(yīng)完成的任務(wù)： 首先查閱相關(guān) 的資料，了解“基于 EP3SL150 的 FPGA 系統(tǒng)設(shè)計(jì)”的原理、結(jié)構(gòu)、組成，進(jìn)而學(xué)習(xí)相關(guān)知識(shí)，了解電路原理，并了解設(shè)計(jì)思想和仿真原理和過(guò)程。在設(shè)計(jì)完電路之后還要完成相關(guān) PCB 電路板的制作，并要手工焊接所有的元器件和完成相關(guān)的測(cè)試、軟件和硬件調(diào)試任務(wù)，以達(dá)到較好的控制效果。 (3 周 ) 第五部分 撰寫(xiě)軟件設(shè)計(jì)操作文檔，硬件文檔，軟件規(guī)范化、硬件規(guī)范化；設(shè)計(jì)歸檔，撰寫(xiě)論文初稿，導(dǎo)師審查，知 識(shí)產(chǎn)權(quán)審查，修稿，導(dǎo)師審查， (3 周 ) 評(píng)閱及答辯： 提交學(xué)院審查、評(píng)閱，撰寫(xiě) PPT 報(bào)告， 答辯，提交 論文 ，歸檔畢業(yè)設(shè)計(jì)文檔。 在整個(gè)超聲相控陣系統(tǒng)中，延遲聚焦算法是關(guān)鍵，提高延遲量的精度可以提高整個(gè)系統(tǒng)精度。本設(shè)計(jì)是基于 FPGA 平臺(tái)，巧妙地借助 FPGA 內(nèi)部集成的增強(qiáng)型鎖相環(huán)，實(shí)現(xiàn)延遲細(xì)分算法的硬件電路。 本論文主 要對(duì)一下幾個(gè)模塊進(jìn)行論述：算法的實(shí)現(xiàn)模塊、掃描模塊、延遲模塊、波束合成模塊。這樣可以大大簡(jiǎn)化設(shè)計(jì)的開(kāi)發(fā)周期，并且可以提高設(shè)計(jì) 的準(zhǔn)確性。 small delay。 自十九世紀(jì)末到 20 世紀(jì)初，在物理學(xué)上發(fā)現(xiàn)了壓電效應(yīng)和反壓電效應(yīng)之后 [1]，人們開(kāi)始利用電子學(xué)技術(shù)產(chǎn)生控制超聲波，從而迅速推 廣了超聲波的發(fā)展史。在工業(yè)上，近幾年發(fā)展起來(lái)的超聲相控陣技術(shù)已經(jīng)發(fā)展成為無(wú)損檢測(cè) 技術(shù)中的研究熱點(diǎn)。初期主要是應(yīng)用在醫(yī)學(xué)領(lǐng)域，在醫(yī)學(xué)超聲成像技術(shù)中，用相控陣換能器的快速移動(dòng)聲束，實(shí)現(xiàn)對(duì)被檢測(cè)物體的成像功能。所以檢測(cè)的范圍十分廣，可以實(shí)現(xiàn)對(duì)十分復(fù)雜的物體進(jìn)行檢測(cè)，避免傳統(tǒng)檢測(cè)中存在的掃描盲區(qū)，提高了檢測(cè)的范圍，同時(shí)也確保了檢測(cè)結(jié)果的準(zhǔn)確性和檢測(cè)的速率。 近幾年來(lái)，超聲相控陣技術(shù)得到了很快地發(fā)展，在 世界無(wú)損檢測(cè)的會(huì)議當(dāng)中，關(guān)于超聲相控陣技術(shù)的文章也變得越來(lái)越多 [3]。比如：對(duì)石油傳輸管道的檢測(cè)、火車(chē)車(chē)軸的檢測(cè)、核電站的檢測(cè)以及航空材料的檢測(cè) [4]。 國(guó)外超聲相控陣無(wú)損檢測(cè)技術(shù)的發(fā)展現(xiàn)狀 超聲相控陣技術(shù)的發(fā)展初期是為了應(yīng)用于醫(yī)學(xué)領(lǐng)域上，最早是為了實(shí)現(xiàn)診斷和治療，主要是向人體發(fā)射超聲波，并接收超聲波，來(lái)獲得人體組織的一些信息，從而對(duì)患者進(jìn)行診斷，此方法實(shí)施起來(lái)比較簡(jiǎn)單，并且得到的圖像也比較清楚，所以得到了很快的發(fā) 展。近幾年來(lái)，在國(guó)外超聲相控陣技術(shù)的發(fā)展中，超聲相控陣系統(tǒng)中的壓電還能晶片的質(zhì)量已經(jīng)得到了很大的提高，由于數(shù)字電路的快速發(fā)展，對(duì)超聲波的延遲時(shí)間的控制已經(jīng)可以達(dá)到納秒級(jí)別的精確控制。英國(guó)推出了一款超聲相控陣檢測(cè)設(shè)備，可以實(shí)現(xiàn)用電池供電，這種設(shè)備可以實(shí)現(xiàn)對(duì) 32 路壓電晶片同時(shí)激發(fā)，并且能夠很好的接受到回波信號(hào)，針對(duì)回波信號(hào)進(jìn)行分析，最終產(chǎn)生完整的檢測(cè)分析報(bào)告。由此可以相控陣的延遲技術(shù)是設(shè)計(jì)超聲相控陣技術(shù)的核心，合理的設(shè)定延遲量，控制各個(gè)晶片發(fā)射超聲波的時(shí)序，使得整個(gè)設(shè)計(jì)達(dá)到要求。在這個(gè)系統(tǒng)中延遲量是通過(guò)模擬開(kāi)關(guān)產(chǎn)生的，所以整個(gè)系統(tǒng)的硬件實(shí)現(xiàn)電路比較復(fù)雜，從而使得系統(tǒng)的集成度降低。 本論文研究的主要內(nèi)容如下： ，了解其基本原理以及實(shí)現(xiàn)該設(shè)計(jì)的基本方法，尤其是對(duì)延遲細(xì)分算法實(shí)現(xiàn)部分的研究 EP3SL150 的 FPGA 硬件電路系統(tǒng)設(shè)計(jì)，主要包括設(shè)計(jì)中用到的一些特殊模塊的學(xué)習(xí)快速鎖相環(huán) FPLL 和增強(qiáng)型鎖相環(huán)的學(xué)習(xí) EPLL。 其中論文 中對(duì)利用 FPGA 實(shí)現(xiàn)模塊的部分作為本次論文說(shuō)明的中心。通常我們將頻率大于 20KHZ 的聲音成為超聲波 [7]。利用超聲波在不同介質(zhì)中會(huì)形成不同的傳播特性是利用超聲相控陣技術(shù)進(jìn)行無(wú)損檢測(cè)最主要的理論依據(jù)。 在超聲波傳播的整個(gè)過(guò)程中，聲阻抗表明了介質(zhì)對(duì)超聲波的阻礙情況，對(duì)于不同的介質(zhì)其對(duì)超聲波產(chǎn)生的阻礙作用是不一樣的，所以我們可以以該理論作為基礎(chǔ)，判斷陪檢測(cè)物體中是否存在缺陷。 在相控陣系統(tǒng)中，各個(gè)晶片按照一定的規(guī)律分散而成 [8]，本課題研究的主要是線性分布的相控陣。聲阻抗值指的是在超聲波傳播的過(guò)程中，介質(zhì)內(nèi)任意一點(diǎn)的聲壓與超聲波傳播速度的比值。 2． 2． 2 超聲相控陣的聚焦法則 相控陣的聚焦法則，是整個(gè)超聲相控陣系統(tǒng)的主要組成部分，當(dāng)相控陣中的各個(gè)晶片接收到具有不同延遲量的脈沖信號(hào)之后，就會(huì)形成不同的特性，我們將各個(gè)晶片要遵守的時(shí)序法則稱(chēng)為相控陣的聚焦法則 [9]。 西南交通大學(xué)本科畢業(yè)設(shè)計(jì) (論文 ) 第 8 頁(yè) TT圖 21 波束偏轉(zhuǎn)和聚焦的示意圖 在整個(gè)超聲相控陣的控制系統(tǒng)中，我們不是要單單實(shí)現(xiàn)波束的聚焦或波束的偏轉(zhuǎn)，而是要在系統(tǒng)中同時(shí)實(shí)現(xiàn)波束的偏轉(zhuǎn)和聚焦特性，所以我們必須要認(rèn)真的討論如何控制延遲聚焦的時(shí)間，運(yùn)用合理的算法實(shí)現(xiàn) 最終的聚焦過(guò)程。在以往的很多設(shè)計(jì)中，延遲信息的實(shí)現(xiàn)是通過(guò)模擬開(kāi)關(guān)進(jìn)行控陣的，并且由于系統(tǒng)比較龐大，數(shù)據(jù)傳輸?shù)木劢归L(zhǎng)，所以在數(shù)據(jù)的傳輸過(guò)程中，可能會(huì)造成一定程度上的誤差。 綜上所述，在整個(gè)相控陣技術(shù)中，延遲聚焦算法是整個(gè)相控陣系統(tǒng)設(shè)計(jì)的核心，延遲量可以達(dá)到的精度，直接影響到整個(gè)相控陣的精度。 西南交通大學(xué)本科畢業(yè)設(shè)計(jì) (論文 ) 第 10 頁(yè) 第 3 章 FPGA 的實(shí)現(xiàn) 3． 1 EP3SL150 的 FPGA 硬件 3． 1． 1 FPGA StratixII（ EP3SL150 是第三代還是第二代） 系列的 FPGA 加入了一個(gè)新的邏輯結(jié)構(gòu)，盡可能大的提高了設(shè)備的性能，內(nèi)部的邏輯門(mén)陣列的密度增加到 180,000 個(gè)。用戶(hù)可以對(duì)以前配置的 FPGA 通過(guò)數(shù)據(jù)流重新配置內(nèi)部寄存器 [10]。在芯片內(nèi)部 LABs也是按照行和列排列的。 在本課題的設(shè)計(jì)中，我們外部采用的時(shí)鐘信號(hào)比較多， FPGA 內(nèi)部的時(shí)鐘管理模塊可以對(duì)這些時(shí)鐘進(jìn)行很好的管理，避免時(shí)序的混亂。鎖相環(huán)通常用來(lái)產(chǎn)生進(jìn)行信號(hào)的分頻或者倍頻，并且可以產(chǎn)生質(zhì)量較高的時(shí)鐘信號(hào)。 StratixII 內(nèi)部包含兩種鎖相環(huán)，增強(qiáng)型鎖相環(huán)和快速鎖相環(huán)?？焖冁i相環(huán)提供了十分快的數(shù)據(jù)傳輸速度，可以用來(lái)進(jìn)行高速差分I/O 端口的輸入輸出。鎖相 環(huán)的主要目的是為了保證內(nèi)部和外部的時(shí)鐘與輸入的參考時(shí)鐘保持相位和頻率的一致性。鑒相器通過(guò)產(chǎn)生一個(gè)增加或者減少的信號(hào)決定壓控振蕩器產(chǎn)生的時(shí)鐘信號(hào)的頻率應(yīng)該增加還是應(yīng)該減少。環(huán)路濾波器將這些增減信號(hào)轉(zhuǎn)換為相應(yīng)的電壓信號(hào)，作用于壓控振蕩器。分頻因子插入到反饋回路中增加 VCO 的頻率， VCO 的輸出頻率等于 m倍的輸入?yún)⒖碱l率。圖 31 是 FPGA 內(nèi)部增強(qiáng)型鎖相環(huán)的內(nèi)部框圖 圖 31 FPGA 內(nèi)部增強(qiáng)型鎖相環(huán) 六個(gè)輸出時(shí)鐘均可以用作外部時(shí)鐘的輸出端口，所以每一個(gè)計(jì)數(shù)器都可以對(duì)應(yīng)著產(chǎn)生響應(yīng)的頻率信號(hào)。 3． 2 相控陣的發(fā)射模塊 在整 個(gè)超聲相控陣延遲細(xì)分算法的實(shí)現(xiàn)過(guò)程中包含了多個(gè)模塊，并且各個(gè)模塊在時(shí)序上必須要滿(mǎn)足一定的時(shí)間順序，否則在每個(gè)模塊的計(jì)算過(guò)程中得不到準(zhǔn)確的數(shù)據(jù)，從而影響整個(gè)計(jì)算的結(jié)果，所以我們必須要合理的編寫(xiě)一些控制信號(hào)，按照西南交通大學(xué)本科畢業(yè)設(shè)計(jì) (論文 ) 第 14 頁(yè) 一定的時(shí)序要求，使能各個(gè)模塊。在本次課題的設(shè)計(jì)中我們假設(shè)掃描的最大焦距 H 為 7cm，而超聲波在鋼鐵中的傳輸西南交通大學(xué)本科畢業(yè)設(shè)計(jì) (論文 ) 第 15 頁(yè) 速度 V 為 ，所以超聲波完成一次發(fā)射與接收的時(shí)間 [13]為： 2 * 2 * 0 .0 75900Ht v? ? ? = 所以發(fā)射超聲波頻率對(duì)應(yīng)的周期應(yīng)該大于，所以超聲波發(fā)射的重復(fù)頻率等于42khz，為了使得在一個(gè)周期內(nèi)完成對(duì) 16 通道掃描，計(jì)算以及延遲信息的加載，所以我們?cè)O(shè)定每個(gè)通道控制信號(hào)的重復(fù)頻率為 1khz。 圖 33 發(fā)射控制模塊的仿真 當(dāng)全局等待信號(hào)有效 的時(shí)候，計(jì)數(shù)器停止計(jì)數(shù)，但是計(jì)數(shù)器依然保持原有的數(shù)據(jù)，整個(gè)發(fā)射控制系統(tǒng)進(jìn)入等待模式。從而保證整個(gè)系統(tǒng)的同步性。系統(tǒng)通過(guò)自動(dòng)對(duì)這些參數(shù)進(jìn)行不斷的改變，便可以得到各個(gè)通道延遲信息的大小，最終完成整個(gè)扇形掃面系統(tǒng) [14]。表 31給出了地址與對(duì)應(yīng)輸出的關(guān)系 ， 圖 36給出了掃描譯碼模塊的頂層設(shè)計(jì)圖， 圖 37給出了掃描譯碼模塊的仿真時(shí)序圖。 3． 3． 1 偏轉(zhuǎn)角度的掃描 該模塊主要完成三個(gè)功能：當(dāng)完成一段弧度的掃描之后使能 PO 的掃描、進(jìn)行扇形掃描中對(duì)偏轉(zhuǎn)角度的掃描、輸出 cos_F 信號(hào)判斷輸出的角度是大于 90176。的時(shí)候，超聲波會(huì)出現(xiàn)波瓣，所以在工業(yè)檢測(cè)的應(yīng)用中，偏轉(zhuǎn)角度數(shù)一般小于 60176。在本課題