【正文】 重要 的信號線手動，其他的自動。 ，通?？拷硬邋兘鸹蜚y的“手指”實現(xiàn)，如果“手指”與插座間 接 觸 不 良 怎 么 辦 ？ 。topic_id=1000006877 如果是清潔問題，可用專用的電器觸點清潔劑清洗，或用寫字用的橡皮擦清潔 PCB。還要考慮 ，焊盤是否和插座不吻合； 香水或雜質(zhì)；。 90. 如 何 用 powerPCB 設(shè) 定 4 層 板 的 層 ？ 。topic_id=1000006458 可 以 將 層 定 義 設(shè) 為 1:no plane+ ponent(top route) 2:cam plane 或 split/mixed (GND) 3:cam plane 或 split/mixed (power) 4:no plane+ponent(如果單面放元件可以定義為no plane+route)注意： cam plane生成電源和地層是負片，并且不能在該層走線，而split/mixed生成的是正 片，而且該層可以作為電源或地，也可以在該層走線(部推薦在電源層和地層走 線，因為這樣會破壞該層的完整性，可能造成EMI的問題)。將電源網(wǎng)絡(luò)(如 ,5V等)在 2 層的assign中由左邊列表添加到右邊列表， 這樣就完成了層定義 中 各 層 的 含 義 是 什 么 ？ 。topic_id=1000006038Mechanical。 Bottomoverlay底層絲印層： 定義頂層 和底的絲印字符，就是一般在PCB板上看到的元件編號和一些字符。 Toppaste 頂層焊盤層 。 Bottompaste底層焊盤層：指我們可以看到的露在外面的銅 鉑。Topsolder頂層阻焊層 。 Bottomsolder底層阻焊層：與toppaste和 bottompaste兩層相反，是要蓋綠油的層。Drillguide過孔引導(dǎo)層： Drilldrawing 過孔鉆孔層： Multiplayer多層：指PCB板的所有層。 ， VIA可以減少很大的回流路徑， 但有的又說情愿彎一下也不要 打VIA,應(yīng)該如何取舍？ 分析RF電路的回流路徑，與高速數(shù)字電路中信號回流還不太一樣。首先，二者 有共同點，都是分布參數(shù)電路，都是應(yīng)用maxwell方程計算電路的特性。然而， 射頻電路是模擬電路，有電路中電壓V＝V(t),電流I=I(t)兩個變量都需要進行控 制，而數(shù)字電路只關(guān)注信號電壓的變化V＝V(t)。因此，在RF布線中，除了考慮 信號回流外，還需要考慮布線對電流的影響。即打彎布線和過孔對信號電流有沒 有影響。此外，大多數(shù)RF板都是單面或雙面PCB,并沒有完整的平面層，回流路 徑分布在信號周圍各個地和電源上，仿真時需要使用 3D場提取工具分析，這時 候打彎布線和過孔的回流需要具體分析； 高速數(shù)字電路分析一般只處理有完整平 面層的多層PCB,使用 2D場提取分析，只考慮在相鄰平面的信號回流，過孔只作 為一個集總參數(shù)的R－L－C處理。 ，有如下兩個疊層方案：疊層 1》信號》地》信號》電源＋ 》 信號》 電源＋》 信號》 電源＋》 電源＋》 信號》 電源＋》 信號》電源＋》信號》地》信號疊層 2》信號》地》信號》電源＋》信 號》地》信號》電源＋ +》電源＋ +》信號》地》信號》電 源＋》信號》地》信號哪一種疊層順序比較優(yōu)選？對于疊層 2,中間的兩個 分割電源層是否會對相鄰的信號層產(chǎn)生影響？這兩個信號層已經(jīng)有地平面給信 號作為回流路徑。 應(yīng)該說兩種層疊各有好處。 第一種保證了平面層的完整， 第二種增加了地層數(shù)目， 有效降低了電源平面的阻抗，對抑制系統(tǒng)EMI有好處。理論上講，電源平面和地 平面對于交流信號是等效的。 但實際上， 地平面具有比電源平面更好的交流阻抗， 信號優(yōu)選地平面作為回流平面。但是由于層疊厚度因素的影響，例如信號和電源 層間介質(zhì)厚度小于與地之間的介質(zhì)厚度， 第二種層疊中跨分割的信號同樣在電源 分隔處存在信號回流不完整的問題。 ，是否表示對該信號而言，該電源平面的交流阻抗大？ 此時，如果該信號層還有地平面與其相鄰，即使信號和電源層間介質(zhì)厚度小于與 地之間的介質(zhì)厚度，信號是否也會選擇地平面作為回流路徑？ 沒錯，這種說法是對的，根據(jù)阻抗計算公式，Z=squa(L/C),在分隔處，C變小， Z增大。當(dāng)然此處，信號還與地層相鄰，C比較大，Z較小，信號優(yōu)先從完整的地 平面上回流。但是，不可避免會在分隔處產(chǎn)生阻抗不連續(xù)。 99se軟件設(shè)計，處理器的是 89C51,晶振 12MHZ系統(tǒng)中還有一 個 40KHZ的超聲波信號和 800hz的音頻信號，此時如何設(shè)計PCB才能提供高抗 干擾能力？對于 89C51 等單片機而言， 多大的信號的時候能夠影響 89C51 的正 常工作？除了拉大兩者之間的距離之外， 還有沒有其他的技巧來提高系統(tǒng)抗干擾 的能力？ PCB設(shè)計提供高抗干擾能力，當(dāng)然需要盡量降低干擾源信號的信號變化沿速率， 具體多高頻率的信號，要看干擾信號是那種電平，PCB布線多長。除了拉開間距 外，通過匹配或拓撲解決干擾信號的反射，過沖等問題，也可以有效降低信號干 擾。 ？ 一個很好的問題。焊盤對高速信號有的影響，它的影響類似器件的封裝對器件的 影響上。詳細的分析，信號從IC內(nèi)出來以后，經(jīng)過綁定線，管腳，封裝外殼，焊 盤，焊錫到達傳輸線，這個過程中的所有關(guān)節(jié)都會影響信號的質(zhì)量。但是實際分 析時，很難給出焊盤。焊錫加上管腳的具體參數(shù)。所以一般就用IBIS模型中的封 裝的參數(shù)將他們都概括了，當(dāng)然這樣的分析在較低的頻率上分析是可以接收的， 對于更高頻率信號更高精度仿真，就不夠精確了?，F(xiàn)在的一個趨勢是用IBIS的V －－T曲線描述buffer特性，用SPICE模型描述封裝參數(shù)。當(dāng)然，在IC設(shè)計當(dāng) 中，也有信號完整性問題，在封裝選擇和管腳分配上也考慮了這些因素對信號質(zhì) 量的影響。 ，浮銅會根據(jù)板子上面器件的位置和走線布局來填充空白處，但 這樣就會形成很多的小于等于 90 度的尖角和毛刺(比如一個多腳芯片各個管腳 之間會有很多相對的尖角浮銅),在高壓測試時候會放電，無法通過高壓測試，不 知除了自動浮銅后通過人工一點一點修正去除這些尖角和毛刺外有沒有其他的 好辦法。 自動浮銅中出現(xiàn)的尖角浮銅問題，的確是各很麻煩的問題，除了有你提到的放電 問題外， 在加工中也會由于酸滴積聚問題， 造成加工的問題。 2000 年起， 從 mentor 在WG和EN當(dāng)中，都支持動態(tài)銅箔邊緣修復(fù)功能，還支持動態(tài)覆銅，可以自動 解決你所提到的問題。 請見動畫演示。 (如直接打開有問題， 請按鼠標右鍵選擇“在 新窗口中打開”，或選擇“目標另存為”將該文件下載到本地硬盤再打開。) 。若不注意 會帶來什么樣的問題？會增加干擾么？ 電源若作為平面層處理，其方式應(yīng)該類似于地層的處理，當(dāng)然，為了降低電源的 共模輻射，建議內(nèi)縮 20 倍的電源層距地層的高度。如果布線，建議走樹狀結(jié)構(gòu)， 注意避免電源環(huán)路問題。電源閉環(huán)會引起較大的共模輻射。 ？若采用星形布線，則Vtt的終端電阻可不可以 放在星形的連接點處或者放在星形的一個分支的末端？ 地址線是否要采用星型布線，取決于終端之間的時延要求是否滿足系統(tǒng)的建立。 保持時間，另外還要考慮到布線的難度。星型拓撲的原因是確保每個分支的時延 和反射一致， 所以星型連接中使用終端并聯(lián)匹配， 一般會在所有終端都添加匹配， 只在一個分支添加匹配，不可能滿足這樣的要求。 ，而打算像內(nèi)存條那樣正反貼，可以嗎？ 正反貼的PCB設(shè)計，只要你的焊接加工沒問題，當(dāng)然可以。 ,要求時鐘能達到 150Mhz,在布線 方面有什么具體要求？ 150Mhz的時鐘布線，要求盡量減小傳輸線長度，降低傳輸線對信號的影響。如 果還不能滿足要求，仿真一下，看看匹配。拓撲。阻抗控制等策略是有效。 ？ 答：一般的PCB的銅箔厚度為 1 盎司，約 ，大致 1mil線寬允許的最 大電流為 1A。過孔比較復(fù)雜，除了與過孔焊盤大小有關(guān)外，還與加工過程中電 鍍后孔壁沉銅厚度有關(guān)。110 / 10