【文章內容簡介】 如 果這些沒有事前有較佳的安排，事后解決則會事倍功半，增加成本。例如時鐘產 生器的位置盡量不要靠近對外的連接器， 高速信號盡量走內層并注意特性阻抗匹 配與參考層的連續(xù)以減少反射，器件所推的信號之斜率(slew rate)盡量小以減低 高頻成分， 選擇去耦合(decoupling/bypass)電容時注意其頻率響應是否符合需求 以降低電源層噪聲。 另外， 注意高頻信號電流之回流路徑使其回路面積盡量小(也 就是回路阻抗loop impedance盡量小)以減少輻射。還可以用分割地層的方式以 控制高頻噪聲的范圍。最后，適當的選擇PCB與外殼的接地點(chassis ground)。 ？ 目前的pcb設計軟件中， 熱分析都不是強項， 所以并不建議選用， 其它的功能 可以選擇PADS或Cadence性能價格比都不錯。 PLD的設計的初學者可以采用 PLD芯片廠家提供的集成環(huán)境，在做到百萬門以上的設計時可以選用單點工具。 。 常規(guī)的電路設計，INNOVEDA的 PADS就非常不錯，且有配合用的仿真軟件， 而這類設計往往占據了 70%的應用場合。在做高速電路設計，模擬和數字混合 電路，采用Cadence的解決方案應該屬于性能價格比較好的軟件，當然Mentor 的性能還是非常不錯的，特別是它的設計流程管理方面應該是最為優(yōu)秀的。(大 唐電信技術專家王升) Topoverlay 頂層器件名稱，也叫 top silkscreen或者 top ponent legend, 比如 R1 C5, 4 層板，你放 置一個 free pad or via,定義它作為multilay那么它的pad就會自動出現(xiàn)在 4 個層 上，如果你只定義它是top layer,那么它的pad就會只出現(xiàn)在頂層上。 ，走線，排版，應重點注意哪些方面？ 2G以上高頻PCB屬于射頻電路設計，不在高速數字電路設計討論范圍內。而射 頻電路的布局(layout)和布線(routing)應該和原理圖一起考慮的， 因為布局布線都 會造成分布效應。而且，射頻電路設計一些無源器件是通過參數化定義，特殊形 狀銅箔實現(xiàn)，因此要求EDA工具能夠提供參數化器件，能夠編輯特殊形狀銅箔。 Mentor公司的boardstation中有專門的RF設計模塊，能夠滿足這些要求。而且， 一般射頻設計要求有專門射頻電路分析工具，業(yè)界最著名的是agilent的eesoft, 和Mentor的工具有很好的接口。 ，微帶的設計應遵循哪些規(guī)則？ 射頻微帶線設計，需要用三維場分析工具提取傳輸線參數。所有的規(guī)則應該在這 個場提取工具中規(guī)定。 ,板上有一個 80MHz的鐘源。除了采用絲網(接地)外， 為了保證有足夠的驅動能力，還應該采用什么樣的電路進行保護？ 確保時鐘的驅動能力，不應該通過保護實現(xiàn)，一般采用時鐘驅動芯片。一般擔心 時鐘驅動能力，是因為多個時鐘負載造成。采用時鐘驅動芯片，將一個時鐘信號 變成幾個，采用點到點的連接。選擇驅動芯片，除了保證與負載基本匹配，信號 沿滿足要求(一般時鐘為沿有效信號),在計算系統(tǒng)時序時， 要算上時鐘在驅動芯片 內時延。 ，一般采用什么樣的接口，來保證時鐘信號的傳輸 受到的影響小？ 時鐘信號越短，傳輸線效應越校采用單獨的時鐘信號板，會增加信號布線長度。 而且單板的接地供電也是問題。如果要長距離傳輸，建議采用差分信號。LVDS 信號可以滿足驅動能力要求，不過您的時鐘不是太快，沒有必要。 ,SDRAM時鐘線(80M90M),這些時鐘線二三次諧波剛好在VHF波段，從 接收端高頻竄入后干擾很大。除了縮短線長以外，還有那些好辦法？ 如果是三次諧波大， 二次諧波小， 可能因為信號占空比為 50%,因為這種情況下， 信號沒有偶次諧波。這時需要修改一下信號占空比。此外，對于如果是單向的時 鐘信號，一般采用源端串聯(lián)匹配。這樣可以抑制二次反射，但不會影響時鐘沿速 率。源端匹配值，可以采用下圖公式得到。 ？ Topology,有的也叫routing 。 ？ 這種網絡信號方向比較復雜，因為對單向，雙向信號，不同電平種類信號，拓樸 影響都不一樣，很難說哪種拓樸對信號質量有利。而且作前仿真時，采用何種拓 樸對工程師要求很高，要求對電路原理，信號類型，甚至布線難度等都要了解。 ？ 首先，EMI要從系統(tǒng)考慮，單憑PCB無法解決問題。層疊對EMI來講，我認為主 要是提供信號最短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層 緊耦合，適當比電源層外延，對抑制共模干擾有好處。 ？ 一般鋪銅有幾個方面原因。１，會起到屏蔽 作用，有些特殊地，如PGND起到防護作用。２，PCB工藝要求。一般為了保證 電鍍效果，或者層壓不變形，對于布線較少的PCB板層鋪銅。３，信號完整性要 求，給高頻數字信號一個完整的回流路徑，并減少直流網絡的布線。當然還有散 熱，特殊器件安裝要求鋪銅等等原因。 ，包含了dsp和pld,請問布線時要注意哪些問題呢？ 看你的信號速率和布線長度的比值。 如果信號在傳輸線上的時延和信號變化沿時 間可比的話，就要考慮信號完整性問題。另外對于多個DSP,時鐘，數據信號走 線拓普也會影響信號質量和時序，需要關注。 ，還有其他好的工具嗎？ 至于工具，除了PROTEL,還有很多布線工具，如MENTOR的WG2000,EN2000 系列和powerpcb,Cadence的allegro,zuken的cadstar,cr5000 等，各有所長。 “信號回流路徑”？ 信號回流路徑，即return current。高速數字信號在傳輸時，信號的流向是從驅動 器沿PCB傳輸線到負載， 再由負載沿著地或電源通過最短路徑返回驅動器端。 這 個在地或電源上的返回信號就稱信號回流路徑。，高 頻信號傳輸，實際上是對傳輸線與直流層之間包夾的介質電容充電的過程。SI 分析的就是這個圍場的電磁特性，以及他們之間的耦合。 ？ 規(guī)范中，有關于接插件模型的描述。一般使用EBD模型。如果是特殊 板，如背板，需要SPICE模型。也可以使用多板仿真軟件(HYPERLYNX或 IS_multiboard),建立多板系統(tǒng)時，輸入接插件的分布參數，一般從接插件手冊中 得到。當然這種方式會不夠精確，但只要在可接受范圍內即可。 ？ 端接(terminal),也稱匹配。一般按照匹配位置分有源端匹配和終端匹配。其中源 端匹配一般為電阻串聯(lián)匹配，終端匹配一般為并聯(lián)匹配，方式比較多，有電阻上 拉，電阻下拉，戴維南匹配，AC匹配，肖特基二極管匹配。 (匹配)的方式是由什么因素決定的？ 匹配采用方式一般由BUFFER特性，拓普情況，電平種類和判決方式來決定，也 要考慮信號占空比，系統(tǒng)功耗等。 (匹配)的方式有什么規(guī)則？ 數字電路最關鍵的是時序問題，加匹配的目的是改善信號質量，在判決時刻得到 可以確定的信號。對于電平有效信號，在保證建立。保持時間的前提下，信號質 量穩(wěn)定； 對延有效信號， 在保證信號延單調性前提下， 信號變化延速度滿足要求。 MentorICX產品教材中有關于匹配的一些資料。 《High Speed Digital design 另外 a hand book of blackmagic》有一章專門對terminal的講述，從電磁波原理上講 述匹配對信號完整性的作用，可供參考。 ？如果不能，那么如何 進行電路的板級和系統(tǒng)級仿真？ IBIS模型是行為級模型，不能用于功能仿真。功能仿真，需要用SPICE模型，或 者其他結構級模型。 免串擾？ 變化的信號(例如階躍信號)沿傳輸線由A到B傳播，傳輸線CD上會產生耦合信 號，變化的信號一旦結束也就是信號恢復到穩(wěn)定的直流電平時，耦合信號也就不 存在了，因此串擾僅發(fā)生在信號跳變的過程當中，并且信號沿的變化(轉換率)越 快，產生的串擾也就越大?？臻g中耦合的電磁場可以提取為無數耦合電容和耦合 電感的集合， 其中由耦合電容產生的串擾信號在受害網絡上可以分成前向串擾和 反向串擾Sc,這個兩個信號極性相同；由耦合電