【正文】 ghSpeed Digital Design– A Handbook of Black Magic” ； H. Hall,“HighSpeed Digital System Design”； Yang,“Digital Signal Integrity”； Brook,“Integrity Issues and printed Circuit Board Design”。因應(yīng)這高速高密度走線需求，盲埋 孔(blind/buried vias).mircrovias及buildup制程工藝的需求也漸漸越來(lái)越多。在通信網(wǎng)路方面， PCB板的工作頻率已達(dá)GHz上下，迭層數(shù)就我所知有到 40 層之多。另外，也可以分析整個(gè)電流環(huán)路，尤其是電流較大的部分，調(diào)整地 層或地線的接法，來(lái)控制電流的走法(例如，在某處制造低阻抗，讓大部分的電 流從這個(gè)地方走),降低對(duì)其它較敏感信號(hào)的影響。 這地層上的電流會(huì)找阻抗最小的地方流回去。原則 上測(cè)試點(diǎn)越小越好(當(dāng)然還要滿足測(cè)試機(jī)具的要求)分支越短越好。這兩個(gè)情況都會(huì)對(duì)高速信號(hào)多多少少會(huì)有點(diǎn)影響，影響的程度就跟信 號(hào)的頻率速度和信號(hào)緣變化率(edge rate)有關(guān)。 基本上外 加的測(cè)試點(diǎn)(不用線上既有的穿孔(via or DIP pin)當(dāng)測(cè)試點(diǎn))可能加在線上或是從 線上拉一小段線出來(lái)。另外，如果走線太密且加測(cè)試點(diǎn)的規(guī)范比較嚴(yán)，則有可能沒(méi)辦 法自動(dòng)對(duì)每段線都加上測(cè)試點(diǎn)，當(dāng)然，需要手動(dòng)補(bǔ)齊所要測(cè)試的地方。例如四層板： 頂層電源層地層底層， 這時(shí)頂層走線特性阻抗的模型是以電源平面為參考平面 的微帶線模型。也要注意不要 影響到它層的特性阻抗，例如在dual stripline的結(jié)構(gòu)時(shí)。詳情參考如 下 鏈 接 1. ://(點(diǎn)選Application notes) 計(jì)中，信號(hào)層的空白區(qū)域可以敷銅，而多個(gè)信號(hào)層的敷銅在接地和接電源上應(yīng)如 何分配？ 一般在空白區(qū)域的敷銅絕大部分情況是接地。最 重要的是測(cè)量時(shí)接地點(diǎn)的位置。一般要控制的阻抗有單根線和差分對(duì)兩種情況。 coupon。例如，走線 的推擠能力，過(guò)孔的推擠能力，甚至走線對(duì)敷銅的推擠能力等等。 這會(huì)影響到自動(dòng)布線出來(lái)的走線方式是否能符合設(shè)計(jì)者的想 法。各家EDA公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。最后才用電阻電容或 ferrite bead的方式，以降低對(duì)信號(hào)的傷害。但基本原則是因EMI所加的電阻電容或ferrite bead,不能造成信號(hào)的一些電氣特性不符合規(guī)范。所以，一定要將晶振和芯片的距離進(jìn)可能靠近。 ， 要有穩(wěn)定的振蕩信號(hào)， 必須滿足loop gain與phase的規(guī)范，而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾，即使加ground guard traces可能也無(wú)法完全隔離干擾。 ，將模/數(shù)地分割隔離是對(duì)的。 需要平行也是因?yàn)橐３植罘肿杩沟囊恢滦浴?？ 對(duì)差分對(duì)的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫小?？ 接收端差分線對(duì)間的匹配電阻通常會(huì)加，其值應(yīng)等于差分阻抗的值。 ，如何實(shí)現(xiàn)差分布線？ 要用差分布線一定是信號(hào)源和接收端也都是差分信號(hào)才有意義。平行的方式有 兩種，一為兩條線走在同一走線層(sidebyside),一為兩條線走在上下相鄰兩層 (overunder)。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。 ，如何解決信號(hào)的完整性問(wèn)題？ 信號(hào)完整性基本上是阻抗匹配的問(wèn)題。 可用拉大高速信號(hào)和模擬信號(hào)之間的距離， 或加ground guard/shunt traces在模擬信號(hào)旁邊。 就電氣而言， 要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。通常在設(shè)計(jì)非常高速的PCB板子(大于GHz的頻率)時(shí) 這材質(zhì)問(wèn)題會(huì)比較重要。 PCB設(shè)計(jì)技巧百問(wèn) ？ 選擇PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。 本文由mac10wyh貢獻(xiàn) pdf文檔可能在WAP端瀏覽體驗(yàn)不佳。建議您優(yōu)先選擇TXT，或下載源文件到本機(jī)查看。 設(shè)計(jì)需求 包含電氣和機(jī)構(gòu)這兩部分。例如，現(xiàn)在常用的FR4 材質(zhì)，在幾個(gè)GHz的頻率時(shí)的 介質(zhì)損(dielectric loss)會(huì)對(duì)信號(hào)衰減有很大的影響， 可能就不合用。 ？ 避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾， 也就是所謂的串?dāng)_ (Crosstalk)。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。 而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和 輸出阻抗(output impedance),走線的特性阻抗，負(fù)載端的特性，走線的拓樸 (topology)架構(gòu)等。 ？ 差分對(duì)的布線有兩點(diǎn)要注意，一是兩條線的長(zhǎng)度要盡量一樣長(zhǎng)，另一是兩線的間 距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。一般以前者sidebyside實(shí)現(xiàn)的方式較多。 所以對(duì)只有一個(gè) 輸出端的時(shí)鐘信號(hào)是無(wú)法使用差分布線的。這樣信號(hào)品 質(zhì)會(huì)好些。 所謂適當(dāng)?shù)目拷且驗(yàn)檫@間距會(huì) 影響到差分阻抗(differential impedance)的值，此值是設(shè)計(jì)差分對(duì)的重要參數(shù)。若兩線忽遠(yuǎn)忽近，差分阻抗就會(huì)不 一致，就會(huì)影響信號(hào)完整性(signal integrity)及時(shí)間延遲(timing delay)。要注意的是信號(hào)走線盡量不要跨過(guò)有分 割的地方(moat),還有不要讓電源和信號(hào)的回流電流路徑(returning current path) 變太大。而且離的太遠(yuǎn)，地平面上的噪聲也會(huì)影 響正反饋振蕩電路。 速布線與EMI的要求有很多沖突。 所以， 最好先用安排走線和PCB 疊層的技巧來(lái)解決或減少EMI的問(wèn)題，如高速信號(hào)走內(nèi)層。 ？ 現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來(lái)控制繞線方式及 過(guò)孔數(shù)目。 例如，是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式，能否控制差 分對(duì)的走線間距等。另外，手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對(duì)的關(guān)系。所以，選擇一 個(gè)繞線引擎能力強(qiáng)的布線器，才是解決之道。 test coupon是用來(lái)以TDR (Time Domain Reflectometer)測(cè)量所生產(chǎn)的PCB板的 特性阻抗是否滿足設(shè)計(jì)需求。所 以， test coupon上的走線線寬和線距(有差分對(duì)時(shí))要與所要控制的線一樣。 為了減少接地引線(ground lead)的電感值， TDR 探棒(probe)接地的地方通常非常接近量信號(hào)的地方(probe tip),所以， test coupon上量測(cè)信號(hào)的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。 只是在高速信號(hào)線旁敷銅時(shí)要注意 敷銅與信號(hào)線的距離，因?yàn)樗蟮你~會(huì)降低一點(diǎn)走線的特性阻抗。 ？電源和地 平面之間的信號(hào)是否可以使用帶狀線模型計(jì)算？ 是的，在計(jì)算特性阻抗時(shí)電源平面跟地平面都必須視為參考平面。 測(cè)試要求嗎？ 一般軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)是否滿足測(cè)試需求必須看對(duì)加測(cè)試點(diǎn)的規(guī)范是否符合 測(cè)試機(jī)具的要求。 ？ 至于會(huì)不會(huì)影響信號(hào)質(zhì)量就要看加測(cè)試點(diǎn)的方式和信號(hào)到底多快而定。前者相當(dāng)于是加上一個(gè)很小的電容在線上，后者則是多了 一段分支。影響大小可透過(guò)仿真得知。 ，各板之間的地線應(yīng)如何連接？ 各個(gè)PCB板子相互連接之間的信號(hào)或電源在動(dòng)作時(shí)，例如A板子有電源或信號(hào)送 到B板子，一定會(huì)有等量的電流從地層流回到A板子 (此為Kirchoff current law)。所以，在各個(gè)不管是電源或信號(hào)相 互連接的接口處，分配給地層的管腳數(shù)不能太少，以降低阻抗，這樣可以降低地 層上的噪聲。 ？ 現(xiàn)在高速數(shù)字電路的應(yīng)用有通信網(wǎng)路和計(jì)算機(jī)等相關(guān)領(lǐng)域。計(jì)算機(jī)相關(guān) 應(yīng)用也因?yàn)樾酒倪M(jìn)步，無(wú)論是一般的PC或服務(wù)器(Server),板子上的最高工作 頻率也已經(jīng)達(dá)到 400MHz (如Rambus)以上。這 些設(shè)計(jì)需求都有廠商可大量生產(chǎn)。 ： (microstrip) Z={87/[sqrt(Er+)]}ln[(+T)]其中，W為線寬， T為走線的銅皮厚度，H為走線到參考平面的距離，Er是PCB板材質(zhì)