【正文】 ？ 答：一般的PCB的銅箔厚度為 1 盎司，約 ，大致 1mil線寬允許的最 大電流為 1A。 ,要求時(shí)鐘能達(dá)到 150Mhz,在布線 方面有什么具體要求？ 150Mhz的時(shí)鐘布線，要求盡量減小傳輸線長(zhǎng)度，降低傳輸線對(duì)信號(hào)的影響。 ？若采用星形布線，則Vtt的終端電阻可不可以 放在星形的連接點(diǎn)處或者放在星形的一個(gè)分支的末端？ 地址線是否要采用星型布線，取決于終端之間的時(shí)延要求是否滿足系統(tǒng)的建立。) 。 自動(dòng)浮銅中出現(xiàn)的尖角浮銅問題，的確是各很麻煩的問題，除了有你提到的放電 問題外， 在加工中也會(huì)由于酸滴積聚問題， 造成加工的問題。所以一般就用IBIS模型中的封 裝的參數(shù)將他們都概括了，當(dāng)然這樣的分析在較低的頻率上分析是可以接收的， 對(duì)于更高頻率信號(hào)更高精度仿真，就不夠精確了。焊盤對(duì)高速信號(hào)有的影響，它的影響類似器件的封裝對(duì)器件的 影響上。但是，不可避免會(huì)在分隔處產(chǎn)生阻抗不連續(xù)。 但實(shí)際上， 地平面具有比電源平面更好的交流阻抗， 信號(hào)優(yōu)選地平面作為回流平面。 ，有如下兩個(gè)疊層方案：疊層 1》信號(hào)》地》信號(hào)》電源＋ 》 信號(hào)》 電源＋》 信號(hào)》 電源＋》 電源＋》 信號(hào)》 電源＋》 信號(hào)》電源＋》信號(hào)》地》信號(hào)疊層 2》信號(hào)》地》信號(hào)》電源＋》信 號(hào)》地》信號(hào)》電源＋ +》電源＋ +》信號(hào)》地》信號(hào)》電 源＋》信號(hào)》地》信號(hào)哪一種疊層順序比較優(yōu)選？對(duì)于疊層 2,中間的兩個(gè) 分割電源層是否會(huì)對(duì)相鄰的信號(hào)層產(chǎn)生影響？這兩個(gè)信號(hào)層已經(jīng)有地平面給信 號(hào)作為回流路徑。然而， 射頻電路是模擬電路，有電路中電壓V＝V(t),電流I=I(t)兩個(gè)變量都需要進(jìn)行控 制，而數(shù)字電路只關(guān)注信號(hào)電壓的變化V＝V(t)。 Bottomsolder底層阻焊層：與toppaste和 bottompaste兩層相反，是要蓋綠油的層。 Bottomoverlay底層絲印層： 定義頂層 和底的絲印字符，就是一般在PCB板上看到的元件編號(hào)和一些字符。 90. 如 何 用 powerPCB 設(shè) 定 4 層 板 的 層 ？ 。也可以對(duì)電源和重要 的信號(hào)線手動(dòng)，其他的自動(dòng)。topic_id=1000002221 可以根據(jù)原理圖對(duì)生成的網(wǎng)絡(luò)表進(jìn)行手工編輯，檢查通過后即可自動(dòng)布線。 串?dāng)_對(duì)受害網(wǎng)絡(luò)上數(shù)字信號(hào)的判決影響則與信號(hào)頻率有關(guān)， 頻 率 越 快 ， 影 響 越 大 。浮銅的概念該怎么理解呢？ 從PCB加工角度， 一般將面積小于某個(gè)單位面積的銅箔叫碎銅， 這些太小面積的 銅箔會(huì)在加工時(shí)，由于蝕刻誤差導(dǎo)致問題。市面提供的高級(jí)軟件很多，關(guān)鍵看看是否適 合您設(shè)計(jì)能力，設(shè)計(jì)規(guī)模和設(shè)計(jì)約束的要求。PCB工具可以在這些約束下， 完成布線。 83.“進(jìn)行信號(hào)完整性分析，制定相應(yīng)的布線規(guī)則，并根據(jù)這些規(guī)則來進(jìn)行布線”， 此句如何理解？ 前仿真分析，可以得到一系列實(shí)現(xiàn)信號(hào)完整性的布局。手工布線時(shí)可根據(jù)需要添加。 ，有必要兩邊加地線屏蔽嗎？ 是否加屏蔽地線要根據(jù)板上的串?dāng)_/EMI情況來決定， 而且如對(duì)屏蔽地線的處理不 好，有可能反而會(huì)使情況更糟。 ，通常將地線又分為保護(hù)地和信號(hào)地；電源地又分為數(shù)字地和 模擬地，為什么要對(duì)地線進(jìn)行劃分？ 劃分地的目的主要是出于EMC的考慮，擔(dān)心數(shù)字部分電源和地上的噪聲會(huì)對(duì)其 他信號(hào)，特別是模擬信號(hào)通過傳導(dǎo)途徑有干擾。 自動(dòng)或手動(dòng)布線要看軟 件布線功能的支持，有些布線手工可能會(huì)優(yōu)于自動(dòng)布線，但有些布線，例如查分 布線， 總線時(shí)延補(bǔ)償布線， 自動(dòng)布線的效果和效率會(huì)遠(yuǎn)高于手工布線。不同的buffer,對(duì)于信號(hào)的反射影響也不一致，所以星型拓?fù)洳⒉?能很好解決上述數(shù)據(jù)地址總線連接到flash和sdram的時(shí)延， 進(jìn)而無法確保信號(hào)的 質(zhì)量；另一方面，高速的信號(hào)一般在dsp和sdram之間通信，flash加載時(shí)的速率 并不高，所以在高速仿真時(shí)只要確保實(shí)際高速信號(hào)有效工作的節(jié)點(diǎn)處的波形，而 無需關(guān)注flash處波形；星型拓?fù)浔容^菊花鏈等拓?fù)鋪碇v，布線難度較大，尤其 大量數(shù)據(jù)地址信號(hào)都采用星型拓?fù)鋾r(shí)。 (地址， 數(shù)據(jù)， 命令)驅(qū)動(dòng)多個(gè)(多達(dá) 4,5 個(gè))設(shè)備(FLASH,SDRAM, 其他外設(shè)……)的情況，在PCB布線時(shí)，采用那種方式？ 布線拓?fù)鋵?duì)信號(hào)完整性的影響，主要反映在各個(gè)節(jié)點(diǎn)上信號(hào)到達(dá)時(shí)刻不一致，反 射信號(hào)同樣到達(dá)某節(jié)點(diǎn)的時(shí)刻不一致，所以造成信號(hào)質(zhì)量惡化。這里我們主要討論高速問題，所 以主要說屏蔽作用。所以要抑制諧波，首先看看它傳播的途徑。 而一般PCB數(shù)字電路的傳輸線仿真計(jì)算而言， 地平面面積對(duì)傳輸線參數(shù)沒有影響，或者說忽略影響。 最壞情況分析是指將受 害網(wǎng)絡(luò)的驅(qū)動(dòng)器保持初始狀態(tài)， 仿真器計(jì)算所有默認(rèn)侵害網(wǎng)絡(luò)對(duì)每一個(gè)受害網(wǎng)絡(luò) 的串?dāng)_的總和。串?dāng)_分析的模式通常包括默認(rèn) 模式， 三態(tài)模式和最壞情況模式分析。功能仿真，需要用SPICE模型，或 者其他結(jié)構(gòu)級(jí)模型。保持時(shí)間的前提下，信號(hào)質(zhì) 量穩(wěn)定； 對(duì)延有效信號(hào)， 在保證信號(hào)延單調(diào)性前提下， 信號(hào)變化延速度滿足要求。其中源 端匹配一般為電阻串聯(lián)匹配，終端匹配一般為并聯(lián)匹配，方式比較多，有電阻上 拉，電阻下拉，戴維南匹配，AC匹配，肖特基二極管匹配。也可以使用多板仿真軟件(HYPERLYNX或 IS_multiboard),建立多板系統(tǒng)時(shí)，輸入接插件的分布參數(shù)，一般從接插件手冊(cè)中 得到。SI 分析的就是這個(gè)圍場(chǎng)的電磁特性，以及他們之間的耦合。 “信號(hào)回流路徑”？ 信號(hào)回流路徑，即return current。 ，包含了dsp和pld,請(qǐng)問布線時(shí)要注意哪些問題呢？ 看你的信號(hào)速率和布線長(zhǎng)度的比值。２，PCB工藝要求。層疊對(duì)EMI來講，我認(rèn)為主 要是提供信號(hào)最短回流路徑，減小耦合面積，抑制差模干擾。 ？ Topology,有的也叫routing 。這時(shí)需要修改一下信號(hào)占空比。如果要長(zhǎng)距離傳輸，建議采用差分信號(hào)。采用時(shí)鐘驅(qū)動(dòng)芯片，將一個(gè)時(shí)鐘信號(hào) 變成幾個(gè)，采用點(diǎn)到點(diǎn)的連接。所有的規(guī)則應(yīng)該在這 個(gè)場(chǎng)提取工具中規(guī)定。而且，射頻電路設(shè)計(jì)一些無源器件是通過參數(shù)化定義，特殊形 狀銅箔實(shí)現(xiàn)，因此要求EDA工具能夠提供參數(shù)化器件，能夠編輯特殊形狀銅箔。在做高速電路設(shè)計(jì)，模擬和數(shù)字混合 電路，采用Cadence的解決方案應(yīng)該屬于性能價(jià)格比較好的軟件，當(dāng)然Mentor 的性能還是非常不錯(cuò)的，特別是它的設(shè)計(jì)流程管理方面應(yīng)該是最為優(yōu)秀的。 ？ 目前的pcb設(shè)計(jì)軟件中， 熱分析都不是強(qiáng)項(xiàng)， 所以并不建議選用， 其它的功能 可以選擇PADS或Cadence性能價(jià)格比都不錯(cuò)。例如時(shí)鐘產(chǎn) 生器的位置盡量不要靠近對(duì)外的連接器， 高速信號(hào)盡量走內(nèi)層并注意特性阻抗匹 配與參考層的連續(xù)以減少反射，器件所推的信號(hào)之斜率(slew rate)盡量小以減低 高頻成分， 選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應(yīng)是否符合需求 以降低電源層噪聲。 如果廠商所提供的IBIS不準(zhǔn)確， 只能不斷要求該廠商改進(jìn)才是根本解決之道。真正 根本解決問題的方法還是布線時(shí)盡量注意避免阻抗不連續(xù)的發(fā)生。 ，如何考慮阻抗匹配問題？ 在設(shè)計(jì)高速PCB電路時(shí)， 阻抗匹配是設(shè)計(jì)的要素之一。如果地平面上不分割且由數(shù)字區(qū) 域電路所產(chǎn)生的噪聲較大而模擬區(qū)域的電路又非常接近，則即使數(shù)模信號(hào)不交 叉，模擬的信號(hào)依然會(huì)被地噪聲干擾。 6. 可 適 當(dāng) 運(yùn) 用 ground guard/shunt traces在一些特別高速的信號(hào)旁。 ，走線層及其回流電流路 徑(return current path),以減少高頻的反射與輻射。除此之外，通常還是需搭配其 它機(jī)構(gòu)上的屏蔽結(jié)構(gòu)才能使整個(gè)系統(tǒng)通過EMC的要求。 紋波噪聲值要求越小， 電容值會(huì)較大。但是，使用RC濾波要付出的代 價(jià)是電阻本身會(huì)耗能，效率較差，且要注意所選電阻能承受的功率。 。 (blind/buried via) 來增加走線面積。 可以透過仿真來知道走線間距對(duì)時(shí)序及信號(hào)完整性的影 響，找出可容忍的最小間距。接下來依照系統(tǒng)運(yùn)作原理與bus protocol來debug。 ？ 就數(shù)字電路而言，首先先依序確定三件事情： 設(shè)計(jì)所需。