基于fpga的ic卡電話計費系統(tǒng)的設(shè)計-資料下載頁
2024-11-08 01:35本頁面
【導(dǎo)讀】將用戶的實時余額和通話時間通過8位LED七段顯示器顯示出來。描述語言編程實現(xiàn)的?？梢愿鶕?jù)用戶當前通話的話務(wù)種類扣除相應(yīng)的話費。其具體功能要求如下：。卡值余額每分鐘更新一次；額，最大額度為元。其中的顯示模塊又可由位掃描模塊、段掃描模塊和LED顯示譯碼。另外在計費計時模塊中引入一個按鍵去抖模塊，以防止系統(tǒng)對插卡、接通信號檢測時出現(xiàn)錯誤，以保證整個計費計時模塊的精確性。計費計時模塊是真?zhèn)€IC電話計費器的核心部分。過告警信號提示用戶，并在數(shù)秒后強制結(jié)束通話。并且真正有效的，否則的話就判斷此信號為干擾脈沖，即其是無效信號。
【正文】 ector(6 downto 0))。 end IC_Count。 architecture IC_pcount of IC_Count is ponent IC_Count_Core**IC 電話計費器核心模塊 ** port(clk,card,state: in std_logic。 decide: in std_logic_vector(2 downto 1)。 remaining: in std_logic_vector(11 downto 0)。 pread,pwrite,pwarn,cut: out bit。 dispmoney: out std_logic_vector(11 downto 0)。 disptime: out std_logic_vector(11 downto 0))。 end ponent。 ponent KeyTab按鍵去抖模塊 port(clk1k: in std_logic。 keyin: in std_logic。 第 16 頁 keyout: out std_logic)。 end ponent。 計費系統(tǒng)的顯示模塊 ponent IC_count8數(shù)碼管掃描時鐘產(chǎn)生模塊 port(clk_1k: in std_logic。 sel: out std_logic_vector(2 downto 0))。 end ponent。 ponent segscan數(shù)碼管段選掃描模塊 port(sel: in std_logic_vector(2 downto 0)。 din: in std_logic_vector(23 downto 0)。 dout: out std_logic_vector(3 downto 0))。 end ponent。 ponent seg7 七段顯示譯碼模塊 port(de_in: in std_logic_vector(3 downto 0)。 segment: out std_logic_vector(6 downto 0))。 end ponent。 signal key_card,key_state: std_logic。 signal q: std_logic_vector(23 downto 0)。 signal money_tmp: std_logic_vector(11 downto 0)。 signal time_tmp: std_logic_vector(11 downto 0)。 signal sel_temp: std_logic_vector(2 downto 0)。 signal d_out_tmp: std_logic_vector(3 downto 0)。 begin KeyCard: KeyTab port map(clk_1k,d_card,key_card)。 KeyState:KeyTab port map(clk_1k,d_state,key_state)。 IC_Core: IC_Count_Core port map(d_clk,key_card,key_state,d_decide, d_remaining,d_read,d_write, d_warn,d_cut,money_tmp,time_tmp)。 q=money_tmp amp。 time_tmp。 第 17 頁 Count8: IC_count8 port map(clk_1k,sel_temp)。 d_sel=sel_temp。 Seg: segscan port map(sel_temp,q,d_out_tmp)。 Decore: seg7 port map(d_out_tmp,d_segment)。 d_dispmoney=money_tmp。 d_disptime=time_tmp。 d_out=d_out_tmp。 end IC_pcount。 圖 34 IC 電話計費器頂層電路原理圖 整個 IC 電話計費器系統(tǒng)的仿真波形及元件符號如圖 35 所示。 如圖 35(a)所示，用戶通話前其卡內(nèi)初始余額為 5 元 (remaining=“ 050” ) 當用戶摘機后并撥 通 電話，即 card=1， state=1，由于當前用戶撥打的是 市 話(decide=“ 01” )，即每通話一分鐘需要扣除 元的話費，因此當通話時間計滿一分鐘后，即系統(tǒng)在時鐘周期上升沿發(fā)出一個讀 read 信號，在下降沿時發(fā)出一個寫 write 信號，便開始對用戶的 IC 卡進行讀寫扣費，當通 話到一定時間后，用戶卡內(nèi)余額不足 元時，系統(tǒng)便開始發(fā)出告警信號 warn=1 提醒用戶，如果用 第 18 頁 戶仍然不掛機或者繼續(xù)通話，系統(tǒng)將在數(shù)個脈沖周期后強制切斷本次通話，即cut=1。 圖 35(a) IC 電話計費器系統(tǒng)的波形仿真 圖 35(b) IC 電話計費器的元件符號圖 由于用戶卡內(nèi)只有 5 元，如果用戶撥打的是長途電話 ( 元 /分鐘 )，故用戶一共最多只能通話 16 分鐘，因此其仿真結(jié)果是正確的。 另外，對于圖 35(a)，其輸出 sel 是 8 位數(shù)碼管的片選信號，為了使其更加直觀，其仿真波形中的數(shù)字式以十進制形式給出的 ，它是從 0 到 7 循環(huán)變化的，這樣就實現(xiàn)了對 8 個數(shù)碼管的動態(tài)掃描顯示， 其 不同的數(shù)值代表當前選通的 LED數(shù)碼管的標號；對于 dout 信號，表示的是 當前數(shù)碼管顯示卡余額和計時數(shù)據(jù)，它是以 16 進制的 BCD 碼表示的。例如圖中所示的某一時刻，此時 8 個數(shù)碼管依次掃描完成后 (sel 從 0 一直到 7)，其 dout 的值依次為 :“ 0_0_2_F_F_0_1_6”，它就表示了當前數(shù)碼管顯示的內(nèi)容。即當前余額為“ 002” ( 元 )，總的通話時間為“ 016” (16 分鐘 )，中間的兩個“ F”是為了區(qū)分余額 信息 和時間信息的設(shè)置的。而 segment 信號 則為對應(yīng)的七段顯示譯碼 后的 信號。 第 19 頁 四、 總結(jié) 本次設(shè)計基于 FPGA 在 QUARTUSⅡ平臺上使用 VHDL 硬件描述語言完成了 一個 IC 電話計費器系統(tǒng)的設(shè)計，整個設(shè)計過程中采用自頂向下的分模塊化設(shè)計方案，將整個系統(tǒng)分為按鍵去抖模塊、計費計時模塊、顯示模塊三大模塊，而顯示模塊繼續(xù)分為若干小模塊，并對各個模塊分別進行了仿真分析， 最后分別使用原理圖編輯方式和元件例化方式將各個模塊有機的組合，便完成了整個 IC 電話計費系統(tǒng)。 通過對整個計費系統(tǒng)的仿真波形分析，可以看出此計費系統(tǒng)能夠在用戶摘機，并接通電話時，實時的顯示用戶卡值 余額和通話時間，并能根據(jù)用戶當前的通話種類進行相應(yīng)的扣費，并且在用戶余額不足時，能夠提醒用戶并在數(shù)秒后 強行中斷用戶通話。因此，本次設(shè)計基本上較好的完成了設(shè)計要求。 參考文獻 [01] 潘松，黃繼業(yè) . EDA 技術(shù)實用教程（第二版） [M].北京：科學(xué)出版社， 2020 [02] 鄭燕，赫建國，黨建華 . 基于 VHDL 語言與 Quartus II 軟件的可編程邏輯器件 應(yīng)用與開發(fā) [M]. 北京：國防工業(yè)出版社， 2020 [03] 王彥．基于 FPGA 的工程設(shè)計與應(yīng)用 [M]．西安：西安電子科技大學(xué)出版社， 2020
研究報告相關(guān)推薦
鄂ICP備17016276號-1