【導讀】本系統(tǒng)設計了基于現(xiàn)場可編程門陣列實現(xiàn)的多路PWM脈沖發(fā)生器。其工作原理是由單片機輸入數(shù)據(jù)控制而由FPGA產(chǎn)生PWM波形。PWM控制的基本原理是控制開關占空比。利用FPGA的多通道并行控制功能，在控制。利用Altem公司的QuartusII開發(fā)平臺驗證了設計方案的同時介紹了單片機。此實現(xiàn)方法具有硬件設計簡。單、運行速度快、成本低等優(yōu)點。而且該PWM發(fā)生器既簡化了電路的設計，也提高了系。該系統(tǒng)由FPGA、AT89S52單片機系統(tǒng)、液晶顯示模塊、直流電機驅動、矩。陣式鍵盤、電源電路組成。

　　

【正文】 clk_in 信號與分頻電路的輸入時鐘信號為同一個信號，即 clk_in 是未分頻前的時鐘信號。假設 wr(寫使能信號)為下降沿有效，在 wr有效前，首先將 address(3 位寄存器地址信號)總線的數(shù)據(jù)和 data(8 位數(shù)據(jù)信號)總線的數(shù)據(jù)準備好，這樣就可以將一組數(shù)據(jù)準確寫入到所選擇的寄存器中。在組合邏輯電路中，由于實際的電路內(nèi)部連線延時和信號變化的不同步，容易產(chǎn)生電路的競爭和冒險，這樣就使得在高頻的信號變化下，組合邏輯電路的輸出信號很容易就會產(chǎn)生“毛刺” 。而在高靈敏的設備中，設備對“毛刺”很敏感，容易對設備造成破壞，嚴重者使整個系統(tǒng)癱瘓。為了避免上述的情況，該控制模塊設計為一個時序模塊，數(shù)據(jù)都是在控制信號(wr)或時鐘信號(clk_in)的邊沿時刻寫入或輸出的，這樣就可以保證所輸入或輸出的數(shù)據(jù)的準確性。多通道選擇寄存器是一個 8 位的寄存器，可選擇 256 路通道。當通道數(shù)量不夠，需要擴展電路時，只需在該控制模塊后添加輸出模塊，方便了電路的擴展和系統(tǒng)軟件的升級。 占空比控制輸出模塊考慮到實際設備要求，當在對同一輸出通道模塊的脈寬數(shù)據(jù)進行高頻率刷新時，本模塊確保了輸出信號的可控制性和預知性，即每一個通道輸出模塊既可確保當前輸出信號脈寬的完整性和正確性，又可預先知道該通道的下一個輸出信號脈寬。這就避免了輸出信號}昆亂，從而不易對設備進行控制?？刂颇K的可調(diào)脈寬數(shù)據(jù) M 都是在輸出模塊輸出一個完整的波形后再將數(shù)據(jù) M 寫入到通道輸出模塊的脈寬計數(shù)器當中。和分頻模塊原理一樣，脈寬的調(diào)制是通過非常方便的計數(shù)來完成的，即公式：H=M*T其中，M 是來自控制模塊給定的控制脈寬的數(shù)據(jù)，是 l6 位無符號二進制數(shù)轉換成的十進制數(shù)，可變范圍是從 0 到輸出信號的周期的任意數(shù)。T 是分頻模塊輸出時鐘的周期。H 為輸出信號的高電平保持時間。該模塊使用 Quartus II 自帶仿真工具的時序仿真對該模塊的可行性進行了論證。其仿真得到的波形如圖 38 所示。圖 38 單一通道占空比控制器仿真波形本系統(tǒng)共設計了 8 路 PWM 信號輸出通道，每條通道的仿真波形參考圖 39 所示。從圖中可以看出，當改變調(diào)制脈寬的數(shù)據(jù)時，模塊的輸出信號波形脈寬也隨之發(fā)生改變，符合脈寬調(diào)制的目的。并且，當輸出信號還沒輸出一個完整的周期波形，又有新的脈寬數(shù)據(jù)時，該模塊將把新的脈寬數(shù)據(jù)鎖存，等到輸出信號輸出一個完整的信號波形時再將數(shù)據(jù)讀入，這樣，輸出信號的可預見性好，避免了輸出信號發(fā)生昆亂。 時序仿真利用 Quartus II 自帶仿真工具的時序仿真對該系統(tǒng)設計進行了仿真。8 路 PWM 時序仿真測試結果，其仿真后的波形截圖如圖 39 所示。從圖 39 可看到，各通道的選擇相互獨立。當選擇不同的通道時，其對應的輸出脈寬數(shù)據(jù)也可以是不同的。這就保證了各個通道輸出脈寬的調(diào)整相互獨立。符合該模塊的設計要求。圖 39 8 路 PWM 時序仿真測試結果在前面的控制模塊中提到過，整個多通道脈寬調(diào)制電路的通道數(shù)目可以達到 256路。各個通道之間是可以并行工作的，并且各個通道信號之間不能相互的影響。利用Quartus II 自帶仿真工具的時序仿真對系統(tǒng)的可行性進行了論證。其仿真后的波形如圖 39 所示。 從系統(tǒng)設計仿真結果圖 39 可知，各個通道是相互獨立、互不影響的。對同一個通道進行高頻的數(shù)據(jù)刷新改寫時，輸出的信號波形能在前一個信號按要求完整輸出完后才更新輸出新的信號波形。所以，通過仿真結果證明本系統(tǒng)具以下優(yōu)點：(1)每個輸出通道的可控性和預知性好；(2)各個通道之間是可以并行工作的，且互不影響。本系統(tǒng)中輸出通道設計為 8 路，如果要增加輸出通道的條數(shù)，直接在后面加上通道輸出模塊就可以完成。系統(tǒng)具有易于維護和升級的優(yōu)點。4. 系統(tǒng)調(diào)試及結果分析為了提高調(diào)試的效率和成功率，我采用先分別調(diào)試各單元模塊，再進行整機調(diào)試的方法來調(diào)試。 LCD1602 的測試方法和結果把編寫的程序通過單片機仿真軟件進行測試，如果在測試過程中，能夠通過液晶顯示屏正常顯示讀取波形的脈沖寬度和頻率等信息，那么說明子程序編寫正確；如果測試中，顯示的結果與我們要求的不一致，那說明程序在編寫中出現(xiàn)錯誤，就應該修改子程序，直到能正確讀取波形的信息為止。 電機的測試方法和結果利用仿真軟件不斷修改霍爾傳感器感應電機轉動的圈數(shù)實際值，結果顯示的與實際大概相同，說明測電機速度程序編寫正確。 鍵盤程序的測試方法和結果把編寫的鍵盤程序通過單片機仿真軟件進行測試，在測試過程中，能夠實現(xiàn)脈沖寬度和頻率及切換通道的調(diào)整(自加、自減)功能，那么說明該子程序編寫正確；如果測試的結果與要求的不一致，那么就應該修改該子程序，直到正確為止，在修改過程中，不必去改動其它部分程序。 產(chǎn)品最終調(diào)試在分別調(diào)試成功每個部分的程序后，我們就可以把整個系統(tǒng)的程序進行調(diào)試，還是用單片機仿真軟件調(diào)試，在調(diào)試中，該程序能按照系統(tǒng)預定的步驟運行，那么說明程序編寫正確；如果在調(diào)試中出現(xiàn)了我們不需要的結果，那么說明程序出現(xiàn)錯誤，這時就應該檢查主程序在調(diào)有子程序及子程序與子程序之間有沒有出現(xiàn)錯誤，其次就檢查仿真圖的硬件連接正確與否。最后將整個項目的程序寫入單片機中進行產(chǎn)品環(huán)境測試。FPGA 模塊的調(diào)試在 QuartusⅡ軟件中進行仿真和測試。(1）軟件部分調(diào)試 本機的軟件主要功能是完成人機接口，因此編程的時候把界面的友好性放在首位， 采用主從菜單式的操作方法。由于對 FPGA 編程及 51 系列單片機編程比較熟悉，在軟件的仿真調(diào)試過程中遇到的問題經(jīng)檢查和思考后調(diào)試最后基本能解決。其它各軟件功能均正常實現(xiàn)。調(diào)試過程中出現(xiàn)的問題①在實現(xiàn)高頻率時出現(xiàn)誤差很大；②單片機與 FPGA 通信時有時候會出現(xiàn)通信數(shù)據(jù)出錯的情況；③第 8 路 PWM 的脈寬輸出有問題，調(diào)制的實際寬度與電機或示波器上顯示的不一致。經(jīng)過檢查得知是因為用在整個系統(tǒng)中，因為定義太多變量引起變量名有沖突，引起第 8 路出現(xiàn)問題。 (2）硬件部分調(diào)試 整個硬件調(diào)試過程基本順利，由于電路焊接沒問題板，各單元電路工作穩(wěn)定給調(diào)試工作帶來很大的方便。調(diào)試過程中出現(xiàn)的問題： ① 由于起初考慮得不周全，在用示波器觀測 PWM 波形時不方便，但經(jīng)改善后加入了測試插針，這樣使得測試 PWM 波形時方便多了。② 本系統(tǒng)開始設計時只考慮到了調(diào)整脈寬的寬度，但沒有考慮到調(diào)整頻率的高低，因此采用的是獨立式按鍵，在調(diào)試過程中發(fā)現(xiàn)獨立式按鍵未能滿足本系統(tǒng)的使用，如調(diào)整頻率時，若想要調(diào)一個頻率比較高的數(shù)值時就會發(fā)現(xiàn)其非常麻煩。最后本系統(tǒng)采用了矩陣式鍵盤。③ 調(diào)試直流電機時發(fā)現(xiàn)當主控板輸出 PWM 信號控制電機轉動時顯示屏有閃爍現(xiàn)象，其原因是電機驅動電路驅動能力不足，經(jīng)采用大功率管驅動電路后問題得以解決。各單元調(diào)試通過以后，進行整機調(diào)試，調(diào)試結果顯示，整個系統(tǒng)能夠正常工作。結論經(jīng)過自己的努力及老師、同學們的幫助我終于如期完成了基于 FPGA 的多路 PWM 發(fā)生器設計的作品設計與制作，在剛開始設計時覺得在設計方案和編程方面不知道如何入手，覺得困難比較多，經(jīng)過老師的指點及同學們的幫助最后終于完成了作品設計基本要求并實現(xiàn)其功能，通過這次設計使我認識到自己的水平還是很有限，還有很多不足的地方還有待于提高 。本設計不僅是對我們前面所學知識的一種檢驗，也是對自己能力的一種提高，通過這次作品設計使我們明白了原來的那點知識是非常欠缺的，要學習的東西還很多，學習是一個長期積累的過程，在以后的工作和生活中都應該不斷的學習，努力提高自己的知識和綜合素質(zhì)。在整個作品設計的過程中使我掌握了許多知識點，也培養(yǎng)了我獨立思考和設計的能力，樹立了對知識應用的信心，相信會對今后的學習工作和生活有非常大的幫助，通過本設計提高了自己的動手實踐操作能力，使我充分體會到了在設計過程中的成功喜悅，同時在此過程中所學到的東西是我最大收獲和財富，使我終身受益。參考資料【1】.劉薇等.《基于 FPGA 與單片機的波形發(fā)生器設計》[J].微計算機信息，2020，4【2】.李建林等.《基于現(xiàn)場可編程門陣列的多路 PWM 波形發(fā)生器》[J].中國電機工程學報，202010【3】.張凌.《VHDL 語言在 FPGA/CPLD 開發(fā)中的應用》[J].電子工程師，2020，28(4)：910【4】.張延偉等.《Verilog HDL 程序設計實例詳解》[M].人民郵電出版社，2020，4【5】.劉義春等.《基于 FPGA 的高精度多路數(shù)據(jù)采集與存儲》[J].電子測量技術，2020，7【6】.曹輝等.《基于 USB 與 FPGA 的多路總線通信接口的設計與實現(xiàn)》[J].導彈與航天運載技術，2020，4【7】.張 清等.《基于單片機和 FPGA 的多功能計數(shù)器的設計》[J].電子設計工程，2020，7【8】.張 清等.《基于單片機和 FPGA 的頻率特性測試儀的設計》[J].電子設計工程，2020，8【9】.戴佳等. 《51 單片機 C 語言應用程序設計實例精講》[M]. 電子工業(yè)出版社，2020，11【10】.Dayu Wang。 Kaiping Yu。 Hong Guo.《Functional design of FPGA in a brushless DC motor system based on FPGA and DSP》[J],IEEE,2020,9附 錄 1 應用程序單片機的程序：/****************************定義頭文件***********************/includeincludeincludeincludeincludedefine uchar unsigned chardefine uint unsigned int/***************************定義無符號型*************************/void desplay(void)。 void initlcd()。uchar pwm1=50,pwm2=50,pwm3=50,pwm4=50,pwm5=50,pwm6=50,pwm7=50,pwm8=50。uchar pwm11=50,pwm12=50,pwm13=50,pwm14=50,pwm15=50,pwm16=50,pwm17=50,pwm18=50。uchar pwm111=2,pwm122=2,pwm133=2,pwm144=2,pwm155=2,pwm166=2,pwm177=2,pwm188=2。uchar tongdao=0,xianshi=0。uchar qq=0,f1=0,f2=0,f3=0,f4=5,f5=0。uchar k=0,count=0,key。uint f11=0,fre_g=0,fre_l=0,fr1_l=0,fr1_g=0,Sududata=0。/******************定義按鍵掃描位******************************/bit queding_key=0。bit qiehuan_key=0。bit jishuqi_jia=0。bit jishuqi_jian=0。bit clr_key=0。bit xian_key=0。sbit ST=P2^1。 /*定義存儲寄存器時鐘的管腳*/sbit SH=P2^0。 /*定義移位寄存器時鐘的管腳*/sbit DATA=P2^2。 /*定義計數(shù)器管腳*//***************************延時子程序******************************/void delay(uchar ms){uchar y。for(。ms0。ms)for(y=120。y0。y)。}/****************************發(fā)送數(shù)據(jù)*******************************/void SendByte(uchar a){uchar byte,i。byte=~a。for(i=0。i8。i++){SH=0。_nop_()。 _nop_()。 _nop_()。if(byteamp。0X80)DATA=1。elseDATA=0。SH=1。_nop_()。 _nop_()。 _nop_()。byte=1。}} /****************************控制 74HC595******************************/void DATA_595(void){ST=0。_nop_()。_nop_()。_nop_()。SendByte(fr1_g)。SendByte(fr1_l)。SendByte(pwm11)。SendByte(pwm12)。SendByte(pwm13)。SendByte(pwm14)。SendByte(pwm15)。SendByte(pwm16)。SendByte(pwm17)。SendByte(pwm18)。_nop_()。_nop_()。_nop_()。ST=1。} /******************************處理數(shù)據(jù)********************************/void chuli_data(void) { if (tongdao==0) { str2[0]=(0)|0x30。 /