【正文】 ..........................................................................29附 錄 1 應(yīng)用程序 .............................................................................................................................................30附 錄 2 作品圖 .................................................................................................................................................46引言 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA，F(xiàn)ield Programmable Gate Array)的出現(xiàn)是超大規(guī)模集成電路(VISI)技術(shù)和計(jì)算機(jī)輔助設(shè)計(jì)(CAD)技術(shù)發(fā)展的結(jié)果。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開(kāi)發(fā)平臺(tái)，經(jīng)過(guò)設(shè)計(jì)輸入、仿真、測(cè)試和校驗(yàn)，直到達(dá)到預(yù)期的效果。更吸引人的是采用 FPGA 器件可以將原來(lái)的電路板級(jí)產(chǎn)品集成為芯片級(jí)產(chǎn)品，從而降低了功耗，提高了可靠性，同時(shí)還可以很方便的對(duì)設(shè)計(jì)進(jìn)行在線(xiàn)修改。 可以斷定 FPGA 在結(jié)構(gòu)、密度、功能、速度和靈活性方面將得到進(jìn)一步的發(fā)展。脈沖寬度調(diào)制技術(shù)(PWM)是電力電子技術(shù)中一個(gè)非常重要的組成部分，它對(duì)提高電力電子裝置的性能，推動(dòng)電力電子技術(shù)的發(fā)展起著巨大的作用。在傳統(tǒng)的二邏輯 PWM 的基礎(chǔ)上，又逐漸發(fā)展出三邏輯 PWM 和多邏輯 PWM。通過(guò)合理的系統(tǒng)軟硬件功能劃分，結(jié)合優(yōu)秀高效的FPGA 設(shè)計(jì)，整個(gè)系統(tǒng)的效率和功能可以得到最大限度的提高。本設(shè)計(jì)用 Altera 公司 FPGA 產(chǎn)品開(kāi)發(fā)工具 Quartus1I，設(shè)計(jì)了 8 路 PWM 輸出接口，并下載到 FPGA，實(shí)現(xiàn)與 CPU 的協(xié)同工作。利用 FPGA 設(shè)計(jì)了一個(gè)多路 PWM 發(fā)生器。 主控制器方案論證方案一：目前，傳統(tǒng)實(shí)現(xiàn) PWM 控制系統(tǒng)的核心控制芯片仍然是采用單片機(jī)，其工作原理是利用單片機(jī)內(nèi)部的定時(shí)／計(jì)數(shù)器來(lái)產(chǎn)生所需的 PWM 信號(hào)，但是該輸出信號(hào)存在頻率不高、占空比的調(diào)節(jié)精度差和相位容易產(chǎn)生抖動(dòng)等缺點(diǎn)。這就增加了系統(tǒng)成本和系統(tǒng)的復(fù)雜性，不便于系統(tǒng)的控制。因此采用單片機(jī)作為核心控制芯片的 PWM 控制系統(tǒng)得花大量的精力解決抗干擾的問(wèn)題。FPGA 內(nèi)部集成鎖相環(huán)，可以把外部時(shí)鐘倍頻，核心頻率可以到幾百兆，而單片機(jī)運(yùn)行速度則低得多。且單片機(jī) I／O 口有限，而 FPGA 動(dòng)輒數(shù)百 I／O 引腳，可以方便連接外設(shè)。單片機(jī)程序是串行執(zhí)行的，執(zhí)行完一條才能執(zhí)行下一條，在處理突發(fā)事件翻時(shí)只能調(diào)用有限的中斷資源；而 FPGA 內(nèi)部程序并行運(yùn)行，F(xiàn)PGA 不同邏輯可并行執(zhí)行，同時(shí)處理不同任務(wù)，這就導(dǎo)致了 FPGA 工作更有效率。 顯示方案論證方案一：直接要數(shù)碼管或者 7 段數(shù)碼管加 MAX7219 驅(qū)動(dòng)顯示。就本設(shè)計(jì)而言需要顯示很多的操作提示信息和報(bào)警信息，數(shù)碼管是難以達(dá)到的；且本設(shè)計(jì)需要單片機(jī) I/O 口并不多，就 AT89S52 的資源來(lái)說(shuō)不必要考慮單片機(jī)I/O 不必要考慮 I/O 口資源不足的問(wèn)題。LED 點(diǎn)陣可以顯示多種字符以及圖形，可視距離遠(yuǎn),可用軟件進(jìn)行調(diào)制，有很強(qiáng)的兼容性以及可操作性。方案三：LCD 液晶顯示。與數(shù)碼管相比顯得更為專(zhuān)業(yè)、漂亮；液晶顯示屏以其微功耗體積小，顯示內(nèi)容豐富、超薄輕巧、使用方便等諸多優(yōu)點(diǎn)，在通訊、儀器儀表、電子設(shè)備、家用電器等低功耗應(yīng)用系統(tǒng)中得到原來(lái)越廣泛的應(yīng)用，使這些電子設(shè)備的人機(jī)界面變得越來(lái)越形象，目前已廣泛的餓用于電子表、計(jì)算器、IC 卡電話(huà)機(jī)機(jī)，液晶電視機(jī)、掌上玩具許多方面；雖然視覺(jué)范圍較近,不太利于遠(yuǎn)處觀(guān)察。本設(shè)計(jì)結(jié)合需要及實(shí)際經(jīng)濟(jì)情況綜合考慮采用方案三 1602LCD 液晶顯示作為脈沖寬度和頻率及測(cè)試電機(jī)轉(zhuǎn)速相關(guān)信息的顯示。作為一個(gè)系統(tǒng)，一旦做成產(chǎn)品后，就很難通過(guò)對(duì)程序的修改來(lái)完成對(duì)各項(xiàng)初值的設(shè)定，因而只有用按鍵的方式來(lái)重新對(duì)脈沖寬度和頻率值進(jìn)行設(shè)置。對(duì)于該系統(tǒng)中需要對(duì) 8 路脈寬的選擇和各路脈沖寬度大小及頻率高底的調(diào)整進(jìn)行設(shè)置，這樣的鍵盤(pán)編程雖然復(fù)雜，但對(duì)這個(gè)系統(tǒng)用起來(lái)比較方便，快捷，因而我們選用矩陣式鍵盤(pán)。圖 43 所示為脈沖寬度調(diào)制系統(tǒng)的原理框圖和波形圖。語(yǔ)音信號(hào)如果大于鋸齒波信號(hào)，比較器輸出正常數(shù) A，否則輸出 0。圖 11 脈沖寬度調(diào)制原理通過(guò)圖 11（b）的分析可以看出，生成的矩形脈沖的寬度取決于脈沖下降沿時(shí)刻的幅度值。在系統(tǒng)的輸入端插入一個(gè)采樣保持電路可以得到均勻的采樣信號(hào)，但是對(duì)于實(shí)際中的情況，均勻采樣和非均勻采樣差異非常小。CPU 通過(guò)數(shù)據(jù)線(xiàn)向 FPGA 寫(xiě)入定時(shí)常數(shù)控制PWM 的頻率、初始相位和占空比，并通過(guò)外部啟動(dòng)信號(hào)控制 PWM 的啟動(dòng)。首先 CPU（這里使用的是 DSP）計(jì)算出所需要輸出 PWM 的頻率，初始相位和占空比信息，通過(guò)數(shù)據(jù)線(xiàn)向FPGA 內(nèi)部寄存器寫(xiě)入以上信息，并通過(guò)外部啟動(dòng)信號(hào)控制 PWM 的啟動(dòng)。周期計(jì)數(shù)器單元確定了 PWM 信號(hào)頻率，當(dāng)要改變 PWM 頻率時(shí)，只需改變周期計(jì)數(shù)單元的計(jì)數(shù)數(shù)量成計(jì)數(shù)權(quán)值。周期計(jì)數(shù)器的輸出和占空比計(jì)數(shù)器的輸出經(jīng)過(guò)比較器后得到的脈沖確定了 PWM 脈沖的占空比。通過(guò)邏輯控制單元可以控制 PWM 信號(hào)的初始相位延時(shí)、頻率、占空比等參數(shù)。在其內(nèi)部邏輯設(shè)計(jì)中主要完成的功能有：（1）PWM 輸出波形的產(chǎn)生，采用 3 個(gè)計(jì)數(shù)寄存器，通過(guò)實(shí)時(shí)比較它們的數(shù)值來(lái)確定輸出的脈沖波形形狀。（3）計(jì)數(shù)器單一循環(huán)和連續(xù)循環(huán)的控制實(shí)現(xiàn)。（5）計(jì)數(shù)工作時(shí)鐘的多種模式的選擇處理。圖 1－3 邏輯控制單元基本原理框圖死區(qū)邏輯控制單元可以產(chǎn)生具有死區(qū)的兩路 PWM 信號(hào)，以避免共態(tài)導(dǎo)通。 多路 PWM 發(fā)生器的實(shí)現(xiàn)原理通過(guò)上面的設(shè)計(jì)可以實(shí)現(xiàn)單路的 PWM 的 FPGA 設(shè)計(jì)，利用 FPGA 來(lái)擴(kuò)展 I/O 接口，可實(shí)現(xiàn)多路 PWM（脈寬調(diào)制）輸出，在超聲、電機(jī)控制等許多應(yīng)用場(chǎng)合，需要產(chǎn)生多路頻率，和脈沖寬度可調(diào)的 PWM 波形。通過(guò)一個(gè)主控 DSP 芯片內(nèi)部計(jì)算產(chǎn)生輸出生成 PWM 所需的頻率、初始相位、占空比等參數(shù)，后級(jí)可并聯(lián)數(shù)個(gè) FPGA 內(nèi)部又可以生成 8 路 PWM，通過(guò)級(jí)聯(lián)FPGA，可以產(chǎn)生多路不同頻率、占空比、初始相位的 PWM 信號(hào)，有較好的同步及一致性，對(duì)于需要多路 PWM 信號(hào)的系統(tǒng)實(shí)現(xiàn)有著很強(qiáng)的實(shí)用性。其中 FPGA 完成相位累加、波形地址查找及波形輸出等功能，AT89S52 單片機(jī)實(shí)現(xiàn)頻率控制字的輸入和液晶顯示部分。本方案利用單片機(jī)輸入數(shù)據(jù)控制字來(lái)控制 FPGA 軟件實(shí)現(xiàn)脈沖波形寬度調(diào)制及頻率的功能。根據(jù)實(shí)際要求和設(shè)計(jì)方案的論證，系統(tǒng)主要由 AT89S52 及相關(guān)的復(fù)位電路組成的單片機(jī)最小系統(tǒng)模塊、FPGA 模塊產(chǎn)生 8 路 PWM、液晶顯示 LCD1602 顯示模塊和直流電機(jī)模塊及電源模塊、矩陣式鍵盤(pán)輸入模塊 6 部分電路組成。AT89C52 有 40 個(gè)引腳，32 個(gè)外部雙向輸入/輸出（I/O）端口，同時(shí)內(nèi)含 2 個(gè)外中斷口，3 個(gè) 16 位可編程定時(shí)計(jì)數(shù)器,2 個(gè)全雙工串行通信口，2 個(gè)讀寫(xiě)口線(xiàn)，AT89C52可以按照常規(guī)方法進(jìn)行編程，也可以在線(xiàn)編程。AT89C52 有 PDIP、PQFP/TQFP 及 PLCC 等三種封裝形式，以適應(yīng)不同產(chǎn)品的需求。 兼容 MCS51 指令系統(tǒng) 32 個(gè)雙向 I/O 口 3 個(gè) 16 位可編程定時(shí)/計(jì)數(shù)器中斷 2 個(gè)串行中斷 2 個(gè)外部中斷源 2 個(gè)讀寫(xiě)中斷口線(xiàn) 低功耗空閑和掉電模式 AT89S52 單片機(jī)具有 4 個(gè) 8 路 I/O 口；本設(shè)計(jì)中主要是用了 P0 口顯示模塊的數(shù)據(jù)接口；P1 口作為矩陣式鍵盤(pán)數(shù)據(jù)輸入控制，并用 P1 口的 P1P1P17 及復(fù)位口作為 USU 下載口；P2 口的 P2P2P23 位與 FPGA 通信，P24 位為霍爾傳感器接口；P2P2P28 位作為液晶屏的使能接口；P3 口的 XXRST 位分別接復(fù)位、時(shí)鐘晶振數(shù)據(jù)引腳；在此特別說(shuō)明雖然 P0 內(nèi)部沒(méi)有上拉電阻，但是在本設(shè)計(jì)中只是做為液晶顯示屏的數(shù)據(jù)總線(xiàn)或地址總線(xiàn)；在液晶顯示屏模塊上要用接上拉電阻。圖 23 單片機(jī)最小系統(tǒng) FPGA 開(kāi)發(fā)板與單片機(jī)通信模塊 EPlC3T144C8 芯片介紹主芯片 EPlC3T144C8：Altera Cyclone 系列 FPGA 是 A1tera 公司 2020 年 9 月份推出的，基于 1．5V， 工藝，Cyclone 是一個(gè)性?xún)r(jià)比很高的 FPGA 系列。本設(shè)計(jì)選用 Altera 公司的 Cyclone 系列芯片，芯片型號(hào)為 EPlC3T144C8，因?yàn)樵撔酒?Altera 公司推出的低價(jià)格、高容量的 FPGA，其以較低的價(jià)格、優(yōu)良的特性及豐富的片上資源在實(shí)際應(yīng)用中被廣泛的采用，這些都是其他同類(lèi)產(chǎn)品無(wú)法相比的。圖 24 EPlC3T144C8 圖（1）EPlC3T144C8 芯片的特點(diǎn)EPlC3T144C8 芯片的特點(diǎn)采用 內(nèi)核電壓， 工藝，與其他同類(lèi)產(chǎn)品相比具有以下特點(diǎn)：①邏輯資源豐富，邏輯單元(LE)數(shù)量為 2910 個(gè)。③多電壓接口，支持 LVTTL，LVCMOS，LVDS 等 I／0 標(biāo)準(zhǔn)。經(jīng)鎖相環(huán)輸出的時(shí)鐘信號(hào)既可以作為內(nèi)部的全局時(shí)鐘，也可以輸出到片外供其它電路使用。（2）下載線(xiàn)電路 Altera 器件的編程連接硬件包括：ByteBlaster 并口下載電纜、ByteBlasterMV并口下載電纜、MasterBlaster 串口／USB 通信電纜、BitBlaster 串口下載電纜。 ByteBlasterMV 串口下載電纜采用兩種下載模式：被動(dòng)串行模式和 JTAG 仿真下載模式。對(duì)于 PS 配置，器件的 VCC IO 引腳必須連到 或 電源。ByteBlasterMV 并口下載電纜與 PC 機(jī)相連的是 25 針插頭，與 PCB 電路板相連的是 10 針插座。（3）電源電路采用 LMl086 系列芯片為電路提供穩(wěn)定的電源。在本設(shè)計(jì)中用于為 FPGA 提供 和 電源電壓，這是該芯片的主要特點(diǎn)。74HC595 是具有 8 位移位寄存器和一個(gè)存儲(chǔ)器，三態(tài)輸出功能。數(shù)據(jù)在 SCHcp 的上升沿輸入，在 STcp 的上升沿進(jìn)入的存儲(chǔ)寄存器中去。移位寄存器有一個(gè)串行移位輸入（Ds） ，和一個(gè)串行輸出（Q7’ ）,和一個(gè)異步的低電平復(fù)位，存儲(chǔ)寄存器有一個(gè)并行 8 位的具備三態(tài)的總線(xiàn)輸出，當(dāng)使能 OE（為低電平時(shí)） ，存儲(chǔ)寄存器的數(shù)據(jù)輸出到總線(xiàn)。8 位串行輸入/輸出或者并行輸出移位寄存器，具有高阻關(guān)斷狀態(tài)。 595 移位寄存器有一個(gè)串行移位輸入（Ds） ，和一個(gè)串行輸出（Q7’ ）,和一個(gè)異步的低電平復(fù)位，存儲(chǔ)寄存器有一個(gè)并行 8 位的，具備三態(tài)的總線(xiàn)輸出，當(dāng)使能 OE（為低電平時(shí)） ，存儲(chǔ)寄存器的數(shù)據(jù)輸出到總線(xiàn)。 ↑ L H NC Qn’ 移位寄存器的內(nèi)容到達(dá)保持寄存器并從并口輸出↑ ↑ L H Q6’Qn’ 移位寄存器內(nèi)容移入，先前的移位寄存器的內(nèi)容到達(dá)保持寄存器并出。（7）程序說(shuō)明每當(dāng) spi_shcp 上升沿到來(lái)時(shí),spi_ds 引腳當(dāng)前電平值在移位寄存器中左移一位，在下一個(gè)上升沿到來(lái)時(shí)移位寄存器中的所有位都會(huì)向左移一位，同時(shí) Q739。其時(shí)序仿真波形圖如圖 26 所示。在直流伺服控制系統(tǒng)中，通過(guò)專(zhuān)用集成芯片或中小規(guī)模數(shù)字集成電路構(gòu)成的傳統(tǒng) PWM 控制電路往往存在電路設(shè)計(jì)復(fù)雜、體積大、抗干擾能力差以及設(shè)計(jì)困難、設(shè)計(jì)周期長(zhǎng)等缺點(diǎn)，因此 PWM 控制電路的模塊化、集成化已成為發(fā)展趨勢(shì)。隨著電子技術(shù)的發(fā)展，特別是 ASIC(專(zhuān)用集成電路)設(shè)計(jì)技術(shù)的日趨完善，數(shù)字化的EDA(電子設(shè)計(jì)自動(dòng)化 )工具給電子設(shè)計(jì)帶來(lái)了巨大變革，在電機(jī)控制等許多應(yīng)用場(chǎng)合，需要產(chǎn)生多路頻率和脈沖寬度可調(diào)的 PWM 波形，這可通過(guò) FPGA 豐富的硬件資源和可以配置 I／ O 引腳來(lái)實(shí)現(xiàn)?；谟布娐泛?jiǎn)單的特點(diǎn)，本設(shè)計(jì)采用 FPGA 開(kāi)發(fā)板來(lái)完成產(chǎn)生 PWM 的功能。下圖是 FPGA 開(kāi)發(fā)板的插槽，分別用到 EPlC3T144C8 芯片的 100、101010101010107 管腳。 圖 27 FPGA 電路設(shè)計(jì)模塊 液晶顯示模塊 1602 液晶顯示器簡(jiǎn)介液晶顯示器以其微小功耗、體積小、顯示內(nèi)容豐富、超薄輕巧的諸多優(yōu)點(diǎn)，在袖珍式儀表和低功耗應(yīng)用系統(tǒng)中得到越來(lái)越廣泛的應(yīng)用。（1）1602 采用標(biāo)準(zhǔn)的 16 腳接口第 1 腳：VSS 為地電源第 2 腳：VDD 接 5V 正電源第 3 腳：V0 為液晶顯示器對(duì)比度調(diào)整端，接正電源時(shí)對(duì)比度最弱，接地電源對(duì)比度最高，對(duì)比度過(guò)高時(shí)會(huì)產(chǎn)生“鬼影” ，使用時(shí)可以通過(guò)一個(gè) 10K 的電位器調(diào)整對(duì)比度第 4 腳：RS 為寄存器選擇，高電平時(shí)選擇數(shù)據(jù)寄存器、低電平時(shí)選擇指令寄存器。當(dāng) RS 和 RW共同為低電平時(shí)可以寫(xiě)入指令或者顯示地址，當(dāng) RS 為低電平 RW 為高電平時(shí)可以讀忙信號(hào)，當(dāng) RS 為高電平 RW 為低電平時(shí)可以寫(xiě)入數(shù)據(jù)。第 7～14 腳：D0～D7 為 8 位雙向數(shù)據(jù)線(xiàn)。（2） 1602 控制指令1602 液晶模塊內(nèi)部的控制器共有 11 條控制指令，如下表：指令 RS R/W D7 D6 D5 D4 D3 D2 D1 D0清顯示 0 0 0 0 0 0 0 0 0 1光標(biāo)返回