【導(dǎo)讀】隨著科技的發(fā)展，對(duì)波形發(fā)生。近年來(lái),直接數(shù)字頻率合成器由。于其具有頻率分辨率高、頻率變換速度快、相位可連續(xù)變化等特點(diǎn),現(xiàn)場(chǎng)可編程門陣列設(shè)計(jì)靈活、速度快，在數(shù)字專用集。地實(shí)現(xiàn)DDS技術(shù)，極大的提高波形發(fā)生器的性能，降低生產(chǎn)成本。本文首先介紹了DDS波形發(fā)生器的研究背景和DDS的理論。器進(jìn)行電路設(shè)計(jì)功能仿真，并對(duì)仿真結(jié)果進(jìn)行分析。變頻率控制字和相位控制字的大小來(lái)改變輸出波形的頻率和相位。件結(jié)合，利用FPGA技術(shù)實(shí)現(xiàn)DDS波形發(fā)生器的方法是可行的。

　　

【正文】 簡(jiǎn)單，而且 FPGA 芯片還支持在系統(tǒng)現(xiàn)場(chǎng)升級(jí)，雖然在精度和速度上略有不足，但也 能基本滿足絕大多數(shù)系統(tǒng)的使用要求。另外，將 DDS 設(shè)計(jì)嵌入到 FPGA 芯片所構(gòu)成的系統(tǒng)中，其系統(tǒng)成本并不會(huì)增加多少，而購(gòu)買專用芯片的價(jià)格則是前者的很多倍。因此，采用 FPGA 來(lái)設(shè)計(jì) DDS 系統(tǒng)具有很高的性價(jià)比。 DDS 波形發(fā)生器的 FPGA 設(shè)計(jì)流程 用 FPGA 可以非常方便的實(shí)現(xiàn) DDS 系統(tǒng)的數(shù)字電路環(huán)節(jié)，且可現(xiàn)場(chǎng)編程進(jìn)行電路的修改。在 DDS 系統(tǒng)中， FPGA 的主要完成 :(l)保存頻率字 ； (2)保存相位字 ； (3)構(gòu)成相位累加器，產(chǎn)生波形 ROM 的地址 ； (4)形成波形 ROM。 下圖 3— 1 為利用 F P GA 設(shè)計(jì) DDS 波形發(fā) 生器的結(jié)構(gòu)框圖。該系統(tǒng)可實(shí)現(xiàn)標(biāo)準(zhǔn)的方波、三角波和正弦波輸出。其中相位累加器是一個(gè)帶有累加功能的加法器，它以設(shè)定的頻率控制字作為步長(zhǎng)來(lái)進(jìn)行加法運(yùn)算，當(dāng)其和滿時(shí)清零，并進(jìn)行重新運(yùn)算，相位寄存器它主要作用是接受發(fā)送來(lái)的相位控制字?jǐn)?shù)據(jù)并進(jìn)行寄存，當(dāng)下一個(gè)時(shí)鐘到來(lái)時(shí)，輸入寄存的數(shù)據(jù)，對(duì)輸出波形的頻率和相位進(jìn)行控制。波形 哈爾濱工業(yè)大學(xué) 華德應(yīng)用技術(shù)學(xué)院 畢業(yè)設(shè)計(jì)（論文） 21 存儲(chǔ)器是 DDS 的關(guān)鍵部分，設(shè)計(jì)時(shí)首先需要對(duì)時(shí)域波形進(jìn)行采樣，將采樣的波形數(shù)據(jù)儲(chǔ)存到波形存儲(chǔ)器 RO M 中，每一個(gè)地址對(duì)應(yīng)一個(gè)波形點(diǎn)的數(shù)值。整個(gè)系統(tǒng)各模塊實(shí)在基準(zhǔn)時(shí)鐘信號(hào) C LK 的控制下協(xié)調(diào)工作的。 圖 41 DDS 波形發(fā)生器的結(jié)構(gòu)框圖 頻率字 寄存器 頻率字 累加器 尋址 累加器 波形 存儲(chǔ)器 相位字 寄存器 控制字 寄存器 基準(zhǔn)時(shí)鐘 CLK 頻率控制字 相位控制字 波形控制 字 哈爾濱工業(yè)大學(xué) 華德應(yīng)用技術(shù)學(xué)院 畢業(yè)設(shè)計(jì)（論文） 22 DDS 波形發(fā)生器模塊劃分 DDS 波形發(fā)生器頂層模塊 module dds( Clk, Rst_n, En, Loc k, phase, K, data_sin, )。 input Clk。 input Rst_n。 input En。 input Loc k。 input [7:0] K。 input [7:0] phase。 output [31:0] data_sin。 reg [8:0] addr。 reg [7:0] K_buf。 w ire [8:0] addr_t。 alw ays@(posedge Clk or negedge Rst_n) begin if(~Rst_n) K_buf = 0。 else if(Loc k) K_buf = K。 end alw ays@(posedge Clk or negedge Rst_n) begin if(~Rst_n) 哈爾濱工業(yè)大學(xué) 華德應(yīng)用技術(shù)學(xué)院 畢業(yè)設(shè)計(jì)（論文） 23 addr = 0。 else if(En) addr = addr + K_buf。 end assign addr_t = addr + phase。 sin_rom uut1( .addr(addr_t), .En(En), .data_o(data_sin) )。 endmodule DDS 波形發(fā)生器測(cè)試模塊 module dds_tb()。 reg Clk。 reg Rst_n。 reg Loc k。 reg En。 reg [7:0] K。 reg [7:0] phase。 w ire [31:0] data_sin。 w ire [31:0] data_saw 。 dds uut1( .Clk(Clk), .Rst_n(Rst_n), .Loc k(Loc k), .phase(phase), .En(En), .K(K), .data_sin(data_sin), )。 initia l begin 哈爾濱工業(yè)大學(xué) 華德應(yīng)用技術(shù)學(xué)院 畢業(yè)設(shè)計(jì)（論文） 24 Clk = 0。 Rst_n = 1。 En = 0。 phase = 0。 10 Rst_n = 0。 @(negedge Clk)。 @(negedge Clk) Rst_n = 1。 @(negedge Clk) Loc k = 1。 K = 1。 @(negedge Clk) Loc k = 0。 @(negedge Clk) En = 1。 30000 @(negedge Clk) phase = 200。 30000 @(negedge Clk) Loc k = 1。 K = 10。 @(negedge Clk) Loc k = 0。 30000 $stop。 end alw ays 5 Clk = ~Clk。 endmodule 哈爾濱工業(yè)大學(xué) 華德應(yīng)用技術(shù)學(xué)院 畢業(yè)設(shè)計(jì)（論文） 25 DDS 波形發(fā)生器 ROM 模塊 module sin_rom( addr, En, data_o )。 input [8:0] addr。 input En。 output [31:0] data_o。 reg [31:0] mem[0:511]。 initia l begin $readmemh(sin_r ,m em)。 end assign data_o = En ? mem[addr] : 0。 endmodule DDS 波形發(fā)生器功能仿真 DDS 波形發(fā)生器各個(gè)模塊設(shè)計(jì)好以后，利用 Modelsim 軟件進(jìn)行功能 仿真 ，得到 4 種波形功能仿真波形圖如圖 4 4 44 和 45所示。 圖 42 正弦波的 Modelsim 功能仿真波形 圖 哈爾濱工業(yè)大學(xué) 華德應(yīng)用技術(shù)學(xué)院 畢業(yè)設(shè)計(jì)（論文） 26 圖 43 方波的 Modelsim 功能仿真波形圖 圖 44 三角波的 Modelsim 功能仿真波形圖 哈爾濱工業(yè)大學(xué) 華德應(yīng)用技術(shù)學(xué)院 畢業(yè)設(shè)計(jì)（論文） 27 圖 45 鋸齒波的 Modelsim 功能仿真波形圖 以上 圖中 K 為頻率控制字， phase 為相位控制字，波形的頻率隨著頻率控制字 K 的改變而改變，波形的相位隨著相位控制字 phase 的改變而改變。 本章小結(jié) 本章首先介紹了 DDS 波形發(fā)生器各個(gè)模塊的程序代碼 ，接著用Modelsim 軟件 對(duì) DDS 波形發(fā)生器 進(jìn)行 了功能 仿真 ，得到了正弦波、方波、三角波和鋸齒波四種波形，并對(duì)仿真結(jié)果進(jìn)行了分析。 哈爾濱工業(yè)大學(xué) 華德應(yīng)用技術(shù)學(xué)院 畢業(yè)設(shè)計(jì)（論文） 28 結(jié) 論 本文結(jié)合 DDS 波形發(fā)生器的設(shè)計(jì)和實(shí)現(xiàn)，從理論和實(shí)際兩個(gè)方面，對(duì)數(shù)字直接頻率合成技術(shù)進(jìn)行了研究。經(jīng)過(guò) 三個(gè)多月 的研究，完成了預(yù)定的設(shè)計(jì)任務(wù)，在對(duì) DDS 波形發(fā)生器的研究中，本設(shè)計(jì)主要工作及成果如下所示： 1．分析了頻率合成技術(shù)的基本問(wèn)題，介紹了各種傳統(tǒng)的頻率合成技術(shù)。并重點(diǎn)介紹了 直接 數(shù)字頻率合成技術(shù)； 2．研究了基于 DDS 原理利用 FPGA 的具體實(shí)現(xiàn)波形發(fā)生器的設(shè)計(jì)方法，并完成了設(shè)計(jì)任務(wù)； 3．通過(guò)硬件編程方式完成了 FPGA 芯片的 DDS 功能設(shè)計(jì)； 4．完成波形發(fā)生器的參數(shù)測(cè)試及功能驗(yàn)證。 本設(shè)計(jì)完成了預(yù)定的所有功能，但由于時(shí)間倉(cāng)促，本設(shè)計(jì)還有許多需要完善和改進(jìn)的地方。下面列出幾條改進(jìn)意見(jiàn)： 1．增加查找表的深度，這樣可以增加輸出波形頻率范圍：提高頻率分辨率；能夠采集頻率更高的波形，減少波形再生誤差和雜散噪聲； 2．本設(shè)計(jì)中能方便用戶控制的波形種類有限，對(duì)于任意波形的輸入控制，可利用現(xiàn)有的 FPGA 中的 ROM 資源來(lái)存儲(chǔ)波形周期數(shù)據(jù)，另外還可利用內(nèi)部資源來(lái)創(chuàng)建 RAM 來(lái)存儲(chǔ)波形 ,，并且借助編程語(yǔ)言編寫軟件，利用單片機(jī)的串口與上位機(jī)通信來(lái)實(shí)現(xiàn)任意波形的周期數(shù)據(jù)送入 FPGA。 所以，本設(shè)計(jì)的各項(xiàng)功能指 標(biāo)還有待完善。但是，通過(guò)實(shí)驗(yàn)證明了本設(shè)計(jì)的設(shè)計(jì)思想和設(shè)計(jì)方法是切實(shí)可行的。尤其是采用軟硬件編程相結(jié)合以及加深 FPGA 部分的設(shè)計(jì)方法無(wú)疑是本設(shè)計(jì)的一大特點(diǎn)，值得進(jìn)一步探索和研究。 哈爾濱工業(yè)大學(xué) 華德應(yīng)用技術(shù)學(xué)院 畢業(yè)設(shè)計(jì)（論文） 29 致 謝 四 年的 大學(xué) 生活很快就要結(jié)束了，在 四 年當(dāng)中我取得的所有成績(jī)和收獲 都離 不開(kāi)那些曾經(jīng)給予我指導(dǎo)和幫助的人們。在此，謹(jǐn)向所有關(guān)心我學(xué)業(yè)的老師、 同學(xué) 、家人和朋友表示衷心的感謝。 本次 畢業(yè) 設(shè)計(jì)能夠順利完成，與系里諸位老師的幫助 是分不開(kāi)的，在此，我要表示深深的感謝。感謝學(xué)校給我們提供了這么好的一個(gè)實(shí)踐的機(jī)會(huì)，感謝各位老師為我們 的畢業(yè)設(shè)計(jì)所提供的方便，如果沒(méi)有你們的幫助和耐心指導(dǎo)，我們的畢業(yè)設(shè)計(jì)不會(huì)如此順利完成的。 此外，我要特別感謝我的指導(dǎo)教師 王暕來(lái) 老師，感謝王 老師對(duì)我 的細(xì)心指導(dǎo)，王老師的熱情幫助和耐心指導(dǎo)是本次 畢業(yè) 設(shè)計(jì)得以順利完成的基礎(chǔ)， 王老師 不僅以他淵博的學(xué)識(shí)、敏銳超前的學(xué)術(shù)意識(shí)使我在學(xué)術(shù)方面受益匪淺，而且，他謙遜待人、嚴(yán)謹(jǐn)治學(xué)的作風(fēng)以及對(duì)工作認(rèn)真負(fù)責(zé)的態(tài)度還給我樹(shù)立了做人的榜樣。 這是我從王老師身上學(xué)到的極其珍貴的一點(diǎn)，我相信這將使我受益終身。 最后衷心感謝我的父母和親人，是他們多年來(lái) 在我 求學(xué)的道路上給予我始終如一的關(guān)心和支 持，使我充滿信心的完成了學(xué)業(yè)。在未來(lái)的工作中，我一定不辜負(fù)這些曾經(jīng)給予我關(guān)心和幫助的師長(zhǎng)、父母和家人的殷切期望，盡職盡責(zé)地做好我的工作 ！ 哈爾濱工業(yè)大學(xué) 華德應(yīng)用技術(shù)學(xué)院 畢業(yè)設(shè)計(jì)（論文） 30 參考文獻(xiàn) [1] 郭軍朝， 直接數(shù)字頻率合成研究及其 FP GA 實(shí)現(xiàn) ： [碩士論文 ]，上海：上 海 交通大學(xué)微電子學(xué)與固體電子學(xué)專業(yè)， 2020 [2] 張厥勝、曹麗娜，鎖相與頻率合成技術(shù)，成都：電子科技大學(xué)出版社， 1995 [3] 姜萍、王建新、吉訓(xùn)生， F PGA 實(shí)現(xiàn)的直接數(shù)字頻率合成器，電子技術(shù)應(yīng)用， 28(5)： 4344， 2020 [4] 潘志浪，基于 F PGA 的 DDS 信號(hào)源設(shè)計(jì) ： [碩士論文 ]，武漢：武漢 理工大學(xué)通信與信息系統(tǒng)專業(yè)， 2020 [5] 潘景良，程控任意波形功率驅(qū)動(dòng)電源的研制： [碩士論文 ]，南京：南京理工大學(xué)測(cè)試計(jì)量技術(shù)及儀器專業(yè)， 2020 [6] Saul P H, Direct frequency synthesisa review of techniques and potential, IEEE 15th International Conference on Radio Receivers and Associated System Landom,UK,1900,59 [7] 姜雪松、張海風(fēng)，可編程邏輯 器件和 EDA 設(shè)計(jì)技術(shù)，北京：機(jī)械工業(yè)出版社， 2020 [8] 王城、吳繼華等， Altera FP GA/CP LD 設(shè)計(jì)（基礎(chǔ)篇），北京：人民郵電出版社， 2020 [9] 謝亮，基于 FP GA 的 DDS 實(shí)現(xiàn)的幾種方式，科技廣場(chǎng)， (8)：105106， 2020 [10] 王杰、馬玲、劉葦娜、王子旭，基于 DSP Builder 的 DDS 設(shè)計(jì)及其 FPGA 實(shí)現(xiàn)，現(xiàn)代電子技術(shù)， 29(14)： 1113， 2020 [11] 盧青、丁恩杰、張余鋒， DSP Builder 在基于 FP GA 的 DS P 設(shè)計(jì)中的應(yīng)用，工礦自動(dòng)化， (z1)： 99101， 2020 [12] 張海亮 、趙行波、王亮、周祖成，基于 F PG