【導(dǎo)讀】發(fā)展和社會信息化程度的提高，電子行業(yè)也經(jīng)歷著日新月異的變化。期，出現(xiàn)了以高級語言描述、系統(tǒng)級仿真和綜合技術(shù)為特征的第三代EDA工具，設(shè)計師們擺脫了大量的具體設(shè)計工作，而把精力集中于創(chuàng)造性的方案與。概念構(gòu)思上，從而極大地提高了設(shè)計效率，縮短了產(chǎn)品的研制周期。于EPROM型)或在線重配置。是科學試驗、演技研制、小批量產(chǎn)品。生產(chǎn)的最佳選擇其間。廉等特點贏得了廣泛的好評與應(yīng)用。由單片機構(gòu)成的應(yīng)用系統(tǒng)有有體積小、功耗。本，增強抗干擾能力，便于增加顯示、報警和診斷功能。不論是在生產(chǎn)還是在科研與教學上，多功能信。號源發(fā)生器都是電子工程師信號仿真實驗的最佳工具。的大小送LCD顯示等功能。在各功能程序中，執(zhí)行相應(yīng)內(nèi)容，將控制字送到DAC0832. 進行轉(zhuǎn)換，從而對模擬波形的幅度進行控制，再經(jīng)過放大輸出。DDS單片電路ML2035以其價格低廉、使用簡單得到廣泛應(yīng)用。而利用FPGA則可以根據(jù)需要方便地實現(xiàn)各種比較復(fù)雜的調(diào)頻、

　　

【正文】 MP_ROM。定制好后在DDS 程序中進行說明，最后即可編譯了。 然后是主程序的設(shè)計，為了將 32 位的頻率字和 8位的相位字送到 FPGA 中，以及能得到不同的波型。我們設(shè)置了 A、 B、 C 三個控制信號，分別對用如下： 表 三個控制信號的傳送數(shù)據(jù) A B C 所送數(shù)據(jù) 0 1 0 頻率字 07位 0 1 1 頻率字 815位 1 0 0 頻率字 1623 1 0 1 頻率字 2431 1 1 0 相位字 在程序中對 DDS 子程序進行例化說明，調(diào)用 DDS 子程序，最終編譯實現(xiàn)。 總 程序流程圖見圖 本系統(tǒng)采用 VHDL 語言 ， VHDL 語言的設(shè)計技術(shù)齊全、方法靈活、支持廣泛。VHDL 語言的系統(tǒng)硬件描述能力很強，具有多層次描述系統(tǒng)硬件功能的能力，可以從系統(tǒng)級到門級電路，而且高層次的行為描述可以與低層次的 RTL描述混合使用。 VHDL 在描述數(shù)字系統(tǒng)時，可以使用前后一致的語義和語法跨越多層次，并且使用跨越多個級別的混合描述模擬該系統(tǒng)。因此，可以對高層次行為描述的子湖南工學院畢業(yè)設(shè)計 25 系統(tǒng)及低 層次詳細實現(xiàn)子系統(tǒng)所組成的系統(tǒng)進行模擬。 圖 總 程序流程圖 子程序流程圖 子 程 序 流程圖包括判鍵流程圖和 D/A轉(zhuǎn)換流程圖。 圖 判鍵 開 始 波形數(shù)據(jù) 正弦波 方波 三角波 湖南工學院畢業(yè)設(shè)計 26 D/A轉(zhuǎn)換流程圖湖南工學院畢業(yè)設(shè)計 27 第 6 章 波形仿真 SUM 模塊仿真圖 本設(shè)計中的相位累加器 SUM 模塊的仿真圖如圖 所示。相位累加器在每一個時鐘脈沖輸入時，把頻率控制字加一次，相位累加器輸出的數(shù)據(jù)就是合成信號的相位。 圖 SUM 模塊 DDS 正弦信號輸出 ROM表仿真圖 設(shè)計中整個 DDS 正弦信號發(fā)生系統(tǒng)仿真結(jié)果如圖 所示。用相位累加器的數(shù)據(jù)作為波形存儲器的相位取樣地址，這樣就可把存儲在 ROM 內(nèi)的波形取樣值經(jīng)查找表查出，完成相位到幅值的轉(zhuǎn)換 圖 DDS正弦信號輸出 ROM表仿真圖 DDS 子程序波形圖 圖 是仿真的局部結(jié)果。 當輸入頻率字 freqin=00000001，相位字phasew=0 時，相應(yīng)輸出的波形圖。 湖南工學院畢業(yè)設(shè)計 28 圖 子程序仿真圖 主程序波形圖 1 圖 1。當輸入頻率字 freqin=0000FFFF,相位字 phaew=0時，相應(yīng)輸出的波形圖。 圖 主程序波形圖 1 主程序波形圖 2 圖 是主程序波形圖 2。 當輸入頻率字 freqin=0000FFFF,相位字phaew=00000011 時，相應(yīng)輸出的波形圖。 湖南工學院畢業(yè)設(shè)計 29 圖 主程序波形圖 2 湖南工學院畢業(yè)設(shè)計 30 第 7 章 系統(tǒng)調(diào)試 及 誤差分析 系統(tǒng)調(diào) 試 調(diào) 試儀器如表 表 測試使用的儀器設(shè)備 序號 名稱、型號、規(guī)格 數(shù)量 備注 1 頻率發(fā)生器： GFG8216A 1 南京無線電儀器廠 2 YB4365 雙蹤示波器 1 江蘇揚中電子儀器廠 3 UNIT數(shù)字萬用表 1 勝利公司 4 直流電壓源 DF1731SC2A 1 寧波中策電子有限公司 波形輸出圖如圖 所示。 圖 調(diào)試圖 頻率測試是對系統(tǒng)產(chǎn)生的各種波形進行頻率可調(diào)性、頻率的范圍與精確度等指標的測試，并計算出測 試誤差。頻率的調(diào)節(jié) 可以通過按鍵設(shè)置。系統(tǒng)的測量結(jié)果數(shù)據(jù)表如 表 所示。 湖南工學院畢業(yè)設(shè)計 31 表 系統(tǒng)測量數(shù)據(jù)表 ff(1~~1024) 理論值 (Hz) 實測值 (Hz) 誤差 (%) 50 100 200 250 350 400 500 650 850 相位誤差 (1) 相位量化引起的誤差。在 DDS 中，由于累加器的位數(shù) NC 大于 RAM 的尋址位數(shù) W， 使得累加器的輸出尋址 RAM 時，其 NCW 個低位必須舍去，因此會不可避免地產(chǎn)生相位截斷誤差。該誤差是 DDS 輸出雜散的主要原因。 (2)采樣 點數(shù)有限引起的相位誤差。由于輸出波形是通過一系列有限的離散采樣點表示的，這就不可進免地引入了相位誤差，增加采樣點數(shù)可以減少這種誤差。 幅值量化誤差 由于 RAM 中存儲的數(shù)據(jù)字長和 D/A 位數(shù)有限，所以 D/A 進行幅值量化時會產(chǎn)生幅值量化誤差，這也是數(shù)字系統(tǒng)中不可避免的有限字長效應(yīng)。增加數(shù)據(jù)字長和 D/A 位數(shù)可以減少這種誤差。 由于 D/A 變換路的非理想特性引起的誤差 DAC 的非理想特性包括：差分、積分的非線性， D/A 轉(zhuǎn)換過程中的尖峰電流，轉(zhuǎn)換速率受限等。設(shè)計時須對 DAC 進行合理選擇，盡 量減小這種誤差。 電源噪聲 這種隨機噪聲也會對我們的輸出波形產(chǎn)生一定的影響，使輸出紋波增大。為減弱這種噪聲，一方面，我們可以選擇紋波小的電源；另一方面，可以通過電源退耦以減小其影響。 湖南工學院畢業(yè)設(shè)計 32 運放帶來的誤差 由于集成運放自身存在的輸入失調(diào)電壓和輸入失調(diào)電流的影響，以及運放本身增益帶寬積與上升速率的影響，在輸入頻率較高時，不可避免地帶來相位失真。盡管上述誤差是不可避免的，但是合理地選取各器件參數(shù)，選擇紋波較小的電源，合適的 D/A 變換器，并通過低通濾波器來平滑階梯波， 最后所得到的波形基本可以滿足題目的 要求。 湖南工學院畢業(yè)設(shè)計 33 結(jié) 論 本設(shè)計是基于 FPGA 的 DDS 信號發(fā)生器。通過方案論證，采用 直接數(shù)字頻率合成 技術(shù)，經(jīng)過硬件電路設(shè)計和軟件設(shè)計，將 DDS 技術(shù)與 FPGA 的項結(jié)合，輸出正弦波、三角波和方波。實現(xiàn)了波形的平滑、無毛刺，具有較高的頻率分辨率，可實現(xiàn)快速的頻率切換，并且在改變時能夠保持相位的連續(xù)、很容易實現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制。 用 FPGA 實現(xiàn) DDS 調(diào)頻信號電路較專用 DDS 芯片更為靈活，只要改變 FPGA中的數(shù)據(jù)和控制參數(shù)就可以了。 本設(shè)計通過 EDA、數(shù)電以及模電幾方面知識的結(jié)合，采用頻率合成技術(shù)實現(xiàn)了 DDS 信號發(fā)生器應(yīng)具備的各個環(huán)節(jié)。在整個設(shè)計和制作的過程中，我遇到了各種難題 ,通過查閱資料 ,問題一步步地得到了解決 ,同時我也深刻體會到了所學理論知識的重要性 ,以及理論知識與實際操作相結(jié)合的重要性。 湖南工學院畢業(yè)設(shè)計 34 參考文獻 [1] 第五屆全國大學生電子設(shè)計競賽獲獎 [M],北京理工大學出版社 ,2021：132138. [2] 陳明義主編 ,電子技術(shù)課程設(shè)計實用教程 [N],中南大學出版社 ,2021:6475. [3] 潘松、黃繼業(yè)編著， EDA 技術(shù)實用教程 [J]，科學出版社 2021:321346. [4] 胡宴如主編，胡宴 如、耿蘇燕編寫，模擬電子技術(shù)基礎(chǔ) [M].北京：高等教育出版社， 1993:103114. [6] 孫江宏、李良玉編著， Protel 99電路設(shè)計與應(yīng)用 [N].機械工業(yè)出版社，2021:7986. [7] 劉守義主編，楊宏麗、王靜霞副主編，單片機應(yīng)用技術(shù) [N].西安電子科技大學出版社， 2021:8792. [8] 何小艇主編 ,電子系統(tǒng)設(shè)計 [J],浙江大學出版社 ,2021,6. 湖南工學院畢業(yè)設(shè)計 35 致 謝 本論文是在 雷軍 老師的悉心指導(dǎo)下完成的。感謝 雷 老師在設(shè)計過程中給予的無微不至的關(guān)懷和照顧，設(shè)計的完 成凝結(jié)了老師的心血和汗水。老師謙虛、嚴謹、認真的工作作風也使我受益匪淺。 隨著論文的完成，我也即將結(jié)束我三年的大學生活，三 年的時光給我留下了很多美好的回憶。美 麗的校園，團結(jié)和睦的同學，和藹可親的老師都給我留下深刻的印象。三 年的生活，無論是學習，還是生活我都成長了許多。我已不再是那個莽撞的臭小子，我開始思考自己的責任，對家庭，對社會的責任。也開始思考自己的人生，開始對自己的人生進行規(guī)劃。懷著對老師，對父母，對學校，對社會那一顆感恩的心，我深知自己身上的壓力。在以后的工作中，我會更加的努力，向著自己的目標前進。 大恩不言謝，但是我仍然要感謝學校，感謝學校里的人，感謝學校里的一草一木。 湖南工學院畢業(yè)設(shè)計 36 附錄一 元器件明細表 元件名稱 型號 數(shù)量 FPGA EPF10K10LC844 1 液晶 LCD DM162 1 電位器 10K 1 按鍵 4 DA轉(zhuǎn)換芯片 DAC0832 2 運放 μ 741 3 穩(wěn)壓管 1 電阻 1K 2 電容 101 2 湖南工學院畢業(yè)設(shè)計 37 附錄二 原理圖及印制板圖 1 原理圖 附圖 1 電路原理圖 湖南工學院畢業(yè)設(shè)計 38 2 印制電路圖 附圖 2 雙 DA電路 附圖 3 FPGA主控部分