【正文】 大恩不言謝，但是我仍然要感謝學(xué)校，感謝學(xué)校里的人，感謝學(xué)校里的一草一木。我已不再是那個(gè)莽撞的臭小子，我開始思考自己的責(zé)任，對(duì)家庭，對(duì)社會(huì)的責(zé)任。老師謙虛、嚴(yán)謹(jǐn)、認(rèn)真的工作作風(fēng)也使我受益匪淺。 本設(shè)計(jì)通過 EDA、數(shù)電以及模電幾方面知識(shí)的結(jié)合，采用頻率合成技術(shù)實(shí)現(xiàn)了 DDS 信號(hào)發(fā)生器應(yīng)具備的各個(gè)環(huán)節(jié)。 湖南工學(xué)院畢業(yè)設(shè)計(jì) 33 結(jié) 論 本設(shè)計(jì)是基于 FPGA 的 DDS 信號(hào)發(fā)生器。 電源噪聲 這種隨機(jī)噪聲也會(huì)對(duì)我們的輸出波形產(chǎn)生一定的影響，使輸出紋波增大。 幅值量化誤差 由于 RAM 中存儲(chǔ)的數(shù)據(jù)字長(zhǎng)和 D/A 位數(shù)有限，所以 D/A 進(jìn)行幅值量化時(shí)會(huì)產(chǎn)生幅值量化誤差，這也是數(shù)字系統(tǒng)中不可避免的有限字長(zhǎng)效應(yīng)。在 DDS 中，由于累加器的位數(shù) NC 大于 RAM 的尋址位數(shù) W， 使得累加器的輸出尋址 RAM 時(shí)，其 NCW 個(gè)低位必須舍去，因此會(huì)不可避免地產(chǎn)生相位截?cái)嗾`差。 圖 調(diào)試圖 頻率測(cè)試是對(duì)系統(tǒng)產(chǎn)生的各種波形進(jìn)行頻率可調(diào)性、頻率的范圍與精確度等指標(biāo)的測(cè)試，并計(jì)算出測(cè) 試誤差。當(dāng)輸入頻率字 freqin=0000FFFF,相位字 phaew=0時(shí)，相應(yīng)輸出的波形圖。 圖 SUM 模塊 DDS 正弦信號(hào)輸出 ROM表仿真圖 設(shè)計(jì)中整個(gè) DDS 正弦信號(hào)發(fā)生系統(tǒng)仿真結(jié)果如圖 所示。因此，可以對(duì)高層次行為描述的子湖南工學(xué)院畢業(yè)設(shè)計(jì) 25 系統(tǒng)及低 層次詳細(xì)實(shí)現(xiàn)子系統(tǒng)所組成的系統(tǒng)進(jìn)行模擬。我們?cè)O(shè)置了 A、 B、 C 三個(gè)控制信號(hào)，分別對(duì)用如下： 表 三個(gè)控制信號(hào)的傳送數(shù)據(jù) A B C 所送數(shù)據(jù) 0 1 0 頻率字 07位 0 1 1 頻率字 815位 1 0 0 頻率字 1623 1 0 1 頻率字 2431 1 1 0 相位字 在程序中對(duì) DDS 子程序進(jìn)行例化說明，調(diào)用 DDS 子程序，最終編譯實(shí)現(xiàn)。首先可用 C 語言編制好正弦 ROM 程序，在 DOS 底下生成后綴為 .mif 的文件。 首先是對(duì) DDS 子程序進(jìn)行設(shè)計(jì)，利用類屬語句對(duì)輸入頻率字，相位字，累加器，正弦 ROM 表的地址位寬和數(shù)據(jù)位寬進(jìn)行說明，本設(shè)計(jì)用到的位寬分別是 3 3 8。 該模塊主要由兩片 DAC0832 組成，一片用于接收 FPGA 傳來的波形數(shù)據(jù)，將其轉(zhuǎn)化為模擬量輸出；另一片接收來自 FPGA 的波形幅度數(shù)據(jù)，用以產(chǎn)生相應(yīng)的幅度電壓，將其作為基準(zhǔn)電壓輸入到上一片 DAC0832 的基準(zhǔn)電壓（ Vref） 輸入端口，實(shí)現(xiàn)輸出波的幅度可調(diào)。 指令 10：寫數(shù)據(jù) 指令 11：讀數(shù)據(jù) 圖 ４ .3 顯示電路 ４ .３ 數(shù)模轉(zhuǎn)換電路 由 DDS 產(chǎn)生的數(shù)字信號(hào)輸出后，必須經(jīng)過 D/A 變換，變成 模擬量后 ,才能使用示波器來測(cè)量我們所產(chǎn)生的信號(hào)。 第 15～ 16腳：空腳 162液晶模塊內(nèi)部的字符發(fā)生存儲(chǔ)器（ CGROM)已經(jīng)存儲(chǔ)了 160個(gè)不同的點(diǎn)陣字符圖形 ,如表 1所示 ,這些字符有：阿拉伯?dāng)?shù)字、英文字母的大小寫、常用的符號(hào)、和日文假名等 ,每一個(gè)字符都有一個(gè)固定的代碼 ,比如大寫的英文字母 “A” 的代碼是 01000001B（ 41H） ,顯示時(shí)模塊把地址 41H中的點(diǎn)陣字符圖形顯示出來 ,我們就能看到字母 “A” 162液晶模塊內(nèi)部的控制器共有 11條控制指令 ,如下 所示 , 它的讀寫操作、屏幕和光標(biāo)的操作都是通過指令編程來實(shí)現(xiàn)的。 第 5腳： RW為讀寫信號(hào)線 ,高電平時(shí)進(jìn)行讀操作 ,低電平時(shí)進(jìn)行寫操作。 電路圖如圖 ４ .3所示。于是，輸出信號(hào)波形的頻率表達(dá)式為： 0f =( cf *k)/2 () 由該式可知，輸要取出信號(hào)頻率主決于頻率控制字 K，當(dāng) K 增大時(shí)， 0f 可以不斷的提高，由抽樣定理，最高輸出頻率不得大于 cf /2，而根據(jù)實(shí)驗(yàn)所得，實(shí)際工作頻率小 于 cf /3 較合適。 相位累加器（見圖 ）是實(shí)現(xiàn) DDS 的核心，它由一個(gè) N 字長(zhǎng)的二進(jìn)制加法器和一個(gè)固定時(shí)鐘脈沖取樣的 N 位相位寄存器組成。 EPF10K10LC844 表示所屬器件系列是 EPF， 器件類型是 10K10， 封裝形式為L(zhǎng)： Plastic Jlead chip carrier(PLCC),工作溫度為 C： 民用品溫度 （ 070攝氏度 ）， 引腳數(shù)為 84， 速度等級(jí)為 4。此外，在設(shè)計(jì)電路時(shí)要注意電路的優(yōu)化。如， ，由于數(shù)字系統(tǒng)從本質(zhì)上只能認(rèn)識(shí)無符號(hào)的整數(shù)，這樣，根據(jù)四舍五入的方法，將 量化為 13，就產(chǎn)生了量化誤差。當(dāng) DDS 的波形存儲(chǔ)器分別存放正弦和余弦函數(shù)表時(shí)，即可得到正交的兩路輸出。這樣，就保持了輸出波形相位的連續(xù)性，只是在改變 頻率的瞬間其頻率發(fā)生了突變。 DDS 的相位序列在時(shí)間上是離散的，在頻率控制字 K 改變后，經(jīng)過一個(gè)時(shí)鐘周期后即可按新的相位增量累加，可認(rèn)為它的頻率轉(zhuǎn)換時(shí)間就是頻率控制字的傳輸時(shí)間。幅度的分辨率決定于幅度控制的 DAC 的位數(shù)： NrefVV 2/?? () 式中， N 為幅度控制的 DAC 的位數(shù)， Vref 為幅度控制的 DAC 的參考電壓。 Ncfff 2m in0 ??? () 根據(jù)相位累加器位數(shù)的不同有著不同的頻率分辨率。概括來說主要有以下性能指標(biāo)及優(yōu)點(diǎn)： （ 1）輸出帶寬 當(dāng)頻率控制字 K=1 時(shí)（即：向相位累加器中送入的累加步長(zhǎng)為 1）， 則輸出的最低頻率為 Ncff 2min ? () 式中， cf 為系統(tǒng)時(shí)鐘頻率， N 為相位累加器的位數(shù)。 圖 單頻信號(hào)相位函數(shù) 0 2 4 6 8 10 12 14 16 1 t/T0 U(t) 湖南工學(xué)院畢業(yè)設(shè)計(jì) 15 圖 相位累加器輸出 累加器的輸出對(duì)存儲(chǔ)器中離散化波形序列尋址，輸出波形如圖 所示 。 將量化的波形數(shù)據(jù)存入存儲(chǔ)器中（查找表），相位累加器產(chǎn)生地址，對(duì)存儲(chǔ)器查表尋址輸出離散化的波形序列，經(jīng) D/A 轉(zhuǎn)換輸出模擬波 形 [4]。事實(shí)上，在 DDS 技術(shù)實(shí)現(xiàn)過程中，上述數(shù)據(jù)采樣與量化兩過程一般是由軟件一起來完 △ θF s v n累 加 器 存 儲(chǔ) 器 低 調(diào) 濾 波 器D AF r e f 時(shí) 鐘累 加地 址移 位 輸 出圖 存儲(chǔ)與恢復(fù)波形的原理圖 成（也可由單片機(jī)控制 AD 轉(zhuǎn)換器來進(jìn)行實(shí)時(shí) 采樣得到離散的波形序 列）。 設(shè)采樣頻率為 sf ，采樣周期為 sfT /1? ，則采樣后得到的信號(hào)波形可表示 為： )()s i n()()()(|)( 0 0 nunTnTunTtutU nnTt ???? ???? ?? () 從上式可看出，采樣后的波形數(shù)據(jù)為正弦值，存在負(fù)值，而存儲(chǔ)器中的數(shù)是以無符號(hào)的二進(jìn)制數(shù)來表示，故須將采樣得到的數(shù)值加上某一常 量，從而使采樣得 到的離散序列均為正數(shù)。根據(jù) Nyquist 采樣定理知，要使信號(hào)能夠恢復(fù)，必須滿足采樣頻率大于被采樣信號(hào)最高頻率的 2 倍，否則將產(chǎn)生混迭，經(jīng) D/A 不能恢復(fù)原信號(hào)。近些年來，隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器（ Direct Digital Frequency Synthesis ，簡(jiǎn)稱 DDS 或 DDFS ）得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的姣姣者。 0f 處的非諧波分量，幅值包絡(luò)為辛格函數(shù)。 相位 — 幅值變換原理圖如下圖 所示： R O M( 波 形 存 儲(chǔ) 器 ）相 位 量 化 序 列 波 形 幅 度 量 化 序 列地 址數(shù) 據(jù) 圖 變換原理圖 D/A 轉(zhuǎn)換器的作用是把合成的正弦波數(shù)字量轉(zhuǎn)換成模擬量。 （ 4）控制波形的加法器 通過改變小型控制字 W 可以控制輸出信號(hào)的波形。這樣，相位累加器在時(shí)鐘的作用下，進(jìn)行相位累加。要改變 DDS 的輸出頻率，只要改變頻率控制字 K即可。 K被稱為頻率控制字，也叫相位增量。其中 K 為頻率控制字、 P 為相位控制字、 W為波形控制字、 cf 為參考時(shí)鐘頻率， N為相位累加器的字長(zhǎng)， D 為 ROM的數(shù)據(jù) 位及 D/A 轉(zhuǎn)換器的字長(zhǎng)。開發(fā)語言用 VHDL。 將量化的波形數(shù)據(jù)存到存儲(chǔ)器中，在經(jīng)地址計(jì)數(shù)器尋址讀出波形數(shù)據(jù)，控制地址計(jì)數(shù)器的時(shí)鐘頻率即可控制采樣點(diǎn)數(shù)，這樣就控 圖 工作原理 框圖 制了輸出波形的頻率。 總體設(shè)計(jì)方框圖 本系統(tǒng)分為五大部分： FPGA 主控電路， 液晶顯示，鍵盤控制，數(shù)模轉(zhuǎn)換，低通濾波電路。巴特沃茲濾波器的幅度函數(shù)是單調(diào)下降的，由于 n 階低通巴特沃斯濾波器的前（ 2n1）階導(dǎo)數(shù)在 ω =0 處為零，所以巴特沃斯濾波器也稱為最大平坦幅度濾波器，該方案濾波性能較好，但構(gòu)造和參數(shù)設(shè)置比較復(fù)雜。它是由倒 T型 R－ 2R電阻網(wǎng)絡(luò)、模擬開關(guān)、運(yùn)算放大器和參考電壓 VREF四部分組成。 10V；電流建立時(shí)間是 1181。 綜上來看 ADV7215是中性能比較優(yōu)越的 DAC芯片，但其價(jià)格較 DAC0832要高，我們的設(shè)計(jì)中所需求的 DAC 芯片新能要求， DAC0832 已經(jīng)可以達(dá)到，而且 DAC0832是我們用的較多的的一種 DAC 芯片，對(duì)于它的用法比較熟悉。 ADV7125 是一種 8位的高速，高精度的數(shù)模轉(zhuǎn)換芯片其