【正文】 成，功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當(dāng)靈活，因此性價(jià)比極高。 湖南工學(xué)院畢業(yè)設(shè)計(jì) 18 第 4 章 硬件 電路設(shè)計(jì) ４ .1 FPGA 主控電路 這一單元是由 FPGA 實(shí)現(xiàn)的。 EPF10K10LC844 表示所屬器件系列是 EPF， 器件類型是 10K10， 封裝形式為L(zhǎng)： Plastic Jlead chip carrier(PLCC),工作溫度為 C： 民用品溫度 （ 070攝氏度 ）， 引腳數(shù)為 84， 速度等級(jí)為 4。 MAX EPF10K10LC844是一種復(fù)雜可編程邏輯器件， IC管腳圖如圖 ，是 84pinPLCC封裝，另外還有其它類型的管腳和封裝，選擇性強(qiáng)，該 IC具有以下主要性能： 1) 嵌入式 FPGA； 2) 提供了集成系統(tǒng)于單個(gè)可編程邏輯器件中的性能； 3) 高密度：提供 10000~250000個(gè)可用門 ； 4) 6144~40960位內(nèi)部 RAM； 5) 低功耗：多數(shù)器件在靜態(tài)模式下電流小于 ； 6) 在 、 ； 7) 高速度： 時(shí)鐘鎖定和時(shí)鐘自舉選項(xiàng)分別用于減少時(shí)鐘延時(shí) /過沖和時(shí)鐘倍 頻； 器件內(nèi)建立樹形分布的低失真時(shí)鐘； 8)具有快速建立時(shí)間和時(shí)鐘到輸出延時(shí)的外部寄存器； 9) 靈活的互連方式：快速、互連延時(shí)可預(yù)測(cè)的快速通道（ Fast Track）連續(xù)式布線結(jié)構(gòu)；實(shí)現(xiàn)高速、多輸入（扇入）邏輯功能的專用級(jí)聯(lián)鏈； 10） 實(shí)現(xiàn)內(nèi)部三態(tài)的三態(tài)模擬；多達(dá)六個(gè)全局的時(shí)鐘信號(hào)和四個(gè)全局清除信號(hào)； 11) 支持多電壓 I/O接口； 12) 強(qiáng)大的引腳功能：每個(gè)引腳都有一個(gè)獨(dú)立的三態(tài)輸出使能控制及漏 極開路配置選項(xiàng)及可編程輸出壓擺率控制； FLEX10KA、 10LE、 10KS器件都支持熱插拔； 13) 多種配置方式：內(nèi)置 JTAG邊界掃描測(cè)試電路； 14) 可通過外部 EPROM、智能控制或 JTAG接口實(shí)現(xiàn)在電路重構(gòu)（ ICR）； 15) 封裝形式有 TQFP、 PQFP、 BGA 和 PLCC 等； 湖南工學(xué)院畢業(yè)設(shè)計(jì) 19 16) 一封裝的 FLEX 10K 系列器件的引腳相兼容 [9]。 圖 FPGA引腳圖 這一單元是由 FPGA 實(shí)現(xiàn)的。 FPGA 完成相位累加器的功能，而頻率控制字K 是外部輸入的。 相位累加器（見圖 ）是實(shí)現(xiàn) DDS 的核心，它由一個(gè) N 字長(zhǎng)的二進(jìn)制加法器和一個(gè)固定時(shí)鐘脈沖取樣的 N 位相位寄存器組成。相位寄存器的輸出與加法器的一個(gè)輸入端在內(nèi)部相連，加法器的另一個(gè)輸入端是外部輸入的頻率控制字K。這樣，在每個(gè)時(shí)鐘脈沖到達(dá)時(shí)，相位寄存器采樣上一個(gè)時(shí)鐘周期內(nèi)相位寄存器的值與頻率控制字 K 之和，并作為相位累加器在這一時(shí)鐘周期的輸出。頻率控制字 K 決定了相應(yīng)的相位增量，相位累加器則不斷對(duì)該相位增量進(jìn)行線性累加，當(dāng)相位累加器積滿量時(shí)就會(huì)產(chǎn)生一次溢出，從而完成一個(gè)周期性的動(dòng)作，這個(gè)動(dòng)作周期即是 DDS 合成信號(hào)的 一個(gè)頻率周期。于是，輸出信號(hào)波形的頻率表達(dá)式為： 0f =( cf *k)/2 () 由該式可知，輸要取出信號(hào)頻率主決于頻率控制字 K，當(dāng) K 增大時(shí)， 0f 可以不斷的提高，由抽樣定理，最高輸出頻率不得大于 cf /2，而根據(jù)實(shí)驗(yàn)所得，實(shí)際工作頻率小 于 cf /3 較合適。 湖南工學(xué)院畢業(yè)設(shè)計(jì) 20 N 存 位 相 位儲(chǔ) 器N 位 加 法 器頻 率 控 制 字 K 輸 出 序 列 Nf c 圖 ４ .2相位累加器 EPF10K10LC844 是種功能非常強(qiáng)大是可編程芯片，此次設(shè)計(jì)中我們用它來實(shí)現(xiàn) DDS 功能。數(shù)據(jù)從鍵盤輸入后通過外部輸入 FPGA 的 8個(gè)數(shù)據(jù)輸入端將數(shù)據(jù)送到 FPGA。外部有源晶振采用 6 ZMH ，在外部晶振的控制下， VHDL 程序?qū)⑤斎氲臄?shù)據(jù)進(jìn)行處理，從 FPGA 的輸出端輸出送到數(shù)模轉(zhuǎn)換電路得到我們所需的數(shù)據(jù)。 電路圖如圖 ４ .3所示。 圖 ４ .3 FPGA電路 顯示單元電路 液 晶顯示器以其微功耗、體積小、顯示內(nèi)容豐富、超薄輕巧的諸多優(yōu)點(diǎn) ,在袖珍式儀表和低功耗應(yīng)用系統(tǒng)中得到越來越廣泛的應(yīng)用。 這里介紹的字符型液晶模塊是一種用 5x7點(diǎn)陣圖形來顯示字符的液晶顯示器 ,根據(jù)顯示的容量可以分為 1行 16個(gè)字、 2行 16個(gè)字、 2行 20個(gè)字等等 ,這里以常用的2行 16個(gè)字的 162液晶模塊來介紹它的編程方法。 湖南工學(xué)院畢業(yè)設(shè)計(jì) 21 162采用標(biāo)準(zhǔn)的 14腳接口 ,其中 : 第 1腳： VSS為地電源 第 2腳： VDD接 5V正電源 第 3腳： V0為液晶顯示器對(duì) 比度調(diào)整端 ,接正電源時(shí)對(duì)比度最弱 ,接地電源時(shí)對(duì)比度最高 ,對(duì)比度過高時(shí)會(huì)產(chǎn)生 “ 鬼影 ”, 使用時(shí)可以通過一個(gè) 10K的電位器調(diào)整對(duì)比度 第 4腳： RS為寄存器選擇 ,高電平時(shí)選擇數(shù)據(jù)寄存器、低電平時(shí)選擇指令寄存器。 第 5腳： RW為讀寫信號(hào)線 ,高電平時(shí)進(jìn)行讀操作 ,低電平時(shí)進(jìn)行寫操作。當(dāng) RS和 RW共同為低電平時(shí)可以寫入指令或者顯示地址 ,當(dāng) RS為低電平 RW為高電平時(shí)可以讀忙信號(hào) ,當(dāng) RS為高電平 RW為低電平時(shí)可以寫入數(shù)據(jù)。 第 6腳： E端為使能端 ,當(dāng) E端由高電平跳變成低電平時(shí) ,液晶模塊執(zhí)行命令。 第 7～ 14腳： D0～ D7為 8位雙 向數(shù)據(jù)線。 第 15～ 16腳：空腳 162液晶模塊內(nèi)部的字符發(fā)生存儲(chǔ)器（ CGROM)已經(jīng)存儲(chǔ)了 160個(gè)不同的點(diǎn)陣字符圖形 ,如表 1所示 ,這些字符有：阿拉伯?dāng)?shù)字、英文字母的大小寫、常用的符號(hào)、和日文假名等 ,每一個(gè)字符都有一個(gè)固定的代碼 ,比如大寫的英文字母 “A” 的代碼是 01000001B（ 41H） ,顯示時(shí)模塊把地址 41H中的點(diǎn)陣字符圖形顯示出來 ,我們就能看到字母 “A” 162液晶模塊內(nèi)部的控制器共有 11條控制指令 ,如下 所示 , 它的讀寫操作、屏幕和光標(biāo)的操作都是通過指令編程來實(shí)現(xiàn)的。（說明： 1為高電平、 0為低電平 ） 指令 1：清顯示 ,指令碼 01H,光標(biāo)復(fù)位到地址 00H位置 指令 2：光標(biāo)復(fù)位 ,光標(biāo)返回到地址 00H 指令 3：光標(biāo)和顯示模式設(shè)置 I/D：光標(biāo)移動(dòng)方向 ,高電平右移 ,低電平左移 S:屏幕上所有文字是否左移或者右移。高電平表示有效 ,低電平則無效 指令 4：顯示開關(guān)控制。 D：控制整體顯示的開與關(guān) ,高電平表示開顯示 ,低電平表示關(guān)顯示 C：控制光標(biāo)的開與關(guān) ,高電平表示有光標(biāo) ,低電平表示無光標(biāo) B：控制光標(biāo)是否閃爍 ,高電平閃爍 ,低電平不閃爍 指令 5：光標(biāo)或顯示移位 S/C：高電平時(shí)移動(dòng)顯示的文字 ,低電平時(shí)移動(dòng)光標(biāo) 指令 6：功能設(shè)置命令 DL：高電平時(shí)為 4位總線 ,低電平時(shí)為 8位總線 N：低電平時(shí)為單行顯示 ,高電平時(shí)雙行顯示 F: 低電平時(shí)顯示 5x7的點(diǎn)陣字符 ,高電平時(shí)顯示 5x10的點(diǎn)陣字符 指令 7：字符發(fā)生器 RAM地址設(shè)置 湖南工學(xué)院畢業(yè)設(shè)計(jì) 22 指令 8： DDRAM地址設(shè)置 指令 9：讀忙信號(hào)和光標(biāo)地址 BF：為忙標(biāo)志位 ,高電平表示忙 ,此時(shí)模塊不能接收命令或者數(shù)據(jù) ,如果為低電平表示不忙。 指令 10：寫數(shù)據(jù) 指令 11：讀數(shù)據(jù) 圖 ４ .3 顯示電路 ４ .３ 數(shù)模轉(zhuǎn)換電路 由 DDS 產(chǎn)生的數(shù)字信號(hào)輸出后，必須經(jīng)過 D/A 變換，變成 模擬量后 ,才能使用示波器來測(cè)量我們所產(chǎn)生的信號(hào)。 本次的設(shè)計(jì)中， D/A 轉(zhuǎn)換電路是由 DAC0832芯片和外接運(yùn)算放大器所構(gòu)成的。對(duì)于 DAC0832 芯片來說它有三種連接方式，即雙緩沖方式、單緩沖方式、和完全直通方式。其中，雙緩沖方式是指內(nèi)部的兩寄存器工作在輸入鎖存狀態(tài)；單緩沖方式是指一級(jí)鎖存器鎖存，另一級(jí)鎖存器直通；完全直通方式是指兩級(jí)寄存器都工作在直通狀態(tài)，它們的輸出數(shù)據(jù)都隨輸入數(shù)據(jù)的變化而變化。 該模塊主要由兩片 DAC0832 組成，一片用于接收 FPGA 傳來的波形數(shù)據(jù)，將其轉(zhuǎn)化為模擬量輸出；另一片接收來自 FPGA 的波形幅度數(shù)據(jù)，用以產(chǎn)生相應(yīng)的幅度電壓，將其作為基準(zhǔn)電壓輸入到上一片 DAC0832 的基準(zhǔn)電壓（ Vref） 輸入端口，實(shí)現(xiàn)輸出波的幅度可調(diào)。 其電路如圖４ .4 湖南工學(xué)院畢業(yè)設(shè)計(jì) 23 圖 ４ .４ 數(shù)模轉(zhuǎn)換電路 濾波電路 濾波電路采用二階巴特沃茲低通濾波，截止頻率 f=1/2π 111111 CRCR = ,用 multisim 仿真可以得到截至頻率為 ,200k 內(nèi)波形幅度平緩，可以滿足電路的需要。 其電路如圖 。 圖 ４ .５ 二階有源濾波 電路 湖南工學(xué)院畢業(yè)設(shè)計(jì) 24 第 5 章 軟件設(shè)計(jì) VHDL 程序設(shè)計(jì) 系統(tǒng)軟件的主要任務(wù)是：將 送入 的 頻率、相位差控制字， 控制輸出波形種類進(jìn)行處理得到三種不同的波型，頻率和相位差。 首先是對(duì) DDS 子程序進(jìn)行設(shè)計(jì)，利用類屬語句對(duì)輸入頻率字，相位字，累加器，正弦 ROM 表的地址位寬和數(shù)據(jù)位寬進(jìn)行說明，本設(shè)計(jì)用到的位寬分別是 3 3 8。軟件的主要任務(wù)是在累加器中按輸入的頻率字進(jìn)行循環(huán)累加，將截短后的數(shù)據(jù)與輸入的相位字進(jìn)行累加。因設(shè)計(jì)中用到的相位字是 8位的故可直接輸入到 ROM 中進(jìn)行查表。正弦 ROM 表的設(shè)計(jì)只本設(shè)計(jì)的一個(gè)重 點(diǎn)部分。首先可用 C 語言編制好正弦 ROM 程序，在 DOS 底下生成后綴為 .mif 的文件。然后在MAX+BLUS 軟件中定制一個(gè)數(shù)據(jù)位寬和地址位寬為 8 位的 L